特許

J-GLOBAL ID：200903019903955463

画像処理回路

発明者： 安田 尚弘
出願人/特許権者： 株式会社リコー
代理人 (1件)： 磯村 雅俊 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-014638
公開番号（公開出願番号）：特開平7-221978
出願日： 1994年02月08日
公開日（公表日）： 1995年08月18日
要約：

【要約】 (修正有)【目的】 像域判定回路またはこれに付随する周辺回路のハードウェアの構成規模を小さくして、画像処理回路を小型化し、ひいては、画像処理装置そのものをダウンサイジングすることを可能とする画像処理回路を提供する。【構成】 固定2値化処理手段1と擬似中間調2値化処理手段2とを備え、かつ、画像のエッジ部分を入力画データに同期して検出するエッジ検出手段3と、手段による検出結果を入力の1つとして、注目画素に適した2値化処理方法に用いる手段を前記2種類の2値化処理手段から選択する像域判定手段を有する画像処理回路において、前記2種類の2値化処理手段による2値化処理結果と、エッジ検出手段によるエッジ検出結果とを論理圧縮する手段6を設け、論理圧縮手段の出力をタイミング調整した後、像域判定手段8による像域判定を行い、固定2値化処理信号ND又は擬似中間調処理2値信号HDのいずれかを選択出力する。

請求項（抜粋）：

固定2値化処理手段と擬似中間調2値化処理手段とを備え、かつ、画像のエッジ部分を入力画データに同期して検出するエッジ検出手段と、該手段による検出結果を入力の1つとして、注目画素に適した2値化処理方法に用いる手段を前記2種類の2値化処理手段から選択する像域判定手段を有する画像処理回路において、前記2種類の2値化処理手段による2値化処理結果と、前記エッジ検出手段によるエッジ検出結果とを論理圧縮する手段を設け、該論理圧縮手段の出力をタイミング調整した後、前記像域判定手段による像域判定を行うことを特徴とする画像処理回路。

IPC (2件)：

H04N 1/40 ,  G06T 5/00

FI (2件)：

H04N 1/40 F ,  G06F 15/68 320 A

引用特許：

審査官引用 (2件)

• 特開昭56-054813
  
• 特公昭47-028229