特許

J-GLOBAL ID：200903019915987921

半導体装置の製造方法

発明者： 千葉 安浩
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平9-137063
公開番号（公開出願番号）：特開平10-335265
出願日： 1997年05月27日
公開日（公表日）： 1998年12月18日
要約：

【要約】【課題】 本発明は、シリサイド膜を形成する際に、リーク電流の発生原因となるシリサイドのスパイクが形成されることを防止し、信頼性が高く、高速な半導体装置の製造方法を提供することを目的とする。【解決手段】 RTA法を用いたNH3 雰囲気ガス中における熱処理により、多結晶シリコン層からなるゲート電極14並びにシリコン基板10表層部のソース領域16及びドレイン領域18上にスパイク防止用のSiN薄膜22、24、26を形成した後、基体全面にCo膜28を成膜し、第1回目のRTA法を用いたアニール処理によりCo膜28を下地のSiと反応させてCoSi膜30、32、34を形成する。このとき、ゲート電極14並びにソース領域16及びドレイン領域18とCo膜28と間にSiN薄膜22、24、26が介在し、局所的なCo原子の異常拡散を抑制し、Coシリサイドのスパイクの形成を防止する。

請求項（抜粋）：

シリコン領域を含む基体全面に金属膜を形成した後、熱処理により前記金属膜と前記シリコン領域のSiとを反応させ、前記シリコン領域上にシリサイド膜を自己整合的に形成する半導体装置の製造方法であって、前記シリコン領域を含む基体全面に前記金属膜を形成する前に、前記シリコン領域上にスパイク防止用の薄膜を形成する工程が含まれることを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/285 301 ,  H01L 29/78 ,  H01L 21/336

FI (2件)：

H01L 21/285 301 T ,  H01L 29/78 301 Y