シンクロナスランダムアクセスメモリ

発明者：
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-326919
公開番号（公開出願番号）：特開平7-182870
出願日： 1993年12月24日
公開日（公表日）： 1995年07月21日
要約：

【要約】【目的】チップコスト、パッケージコストおよびシステムコストを増加させることなく、読出動作後の書込動作の遅延を除去することを可能とし、その結果として、キャッシュメモリを高速化し、スーパーコンピュータ、大型計算機、ワークステーションおよびパーソナルコンピュータ等のすべてのレベルのコンピュータの速度性能を向上させることを可能とする。【構成】メモリセル51に書込むデータに対応する内部アドレス信号WADDがラッチ回路13,14,15に保持される。その保持された内部アドレス信号WADDは、その次の書込時にマルチプレクサ31により選択されてデコーダ52に与えられる。書込データDQは、メモリセルアレイからのデータの読出が行なわれていない期間にラッチ回路22により取込まれて保持される。そして、コンパレータ41が、保持された内部アドレス信号WADDとデータの読出のための内部アドレス信号RADDとを比較する。それらが一致する場合には、マルチプレクサ32が、ラッチ回路22からのデータを外部出力のために出力する。

請求項（抜粋）：

メモリセルアレイと、外部アドレス信号に基づく内部アドレス信号に応答して前記メモリセルアレイのアドレスを選択するデコード手段と、読出/書込制御信号に応答して、アドレスが選択されたメモリセルアレイに対してデータの読出および書込を行なう読出/書込手段と、データが外部に出力されていないタイミングで前記メモリセルアレイに書込むためのデータを取込み、そのデータを保持するデータ保持手段と、前記データ保持手段に保持されるデータに対応する内部アドレス信号を保持するアドレス信号保持手段と、データを読出すための内部アドレス信号と前記アドレス保持手段に保持された内部アドレス信号とを受け、これらの内部アドレス信号を前記読出/書込制御信号に応答して選択的に前記デコード手段に与える選択手段と、前記データを読出すための内部アドレス信号と前記アドレス信号保持手段に保持された内部アドレス信号とを比較する比較手段と、前記データ保持手段に保持されたデータと前記読出/書込制御手段にて読出されたデータとを受け、外部へのデータの読出が行なわれる場合にこれらのデータを前記比較手段の比較結果に応じて選択的に出力する選択出力手段とを備えた、シンクロナスランダムアクセスメモリ。

IPC (2件)：

G11C 11/413 , G11C 11/401

FI (3件)：

G11C 11/34 J , G11C 11/34 362 Z , G11C 11/34 362 C

引用特許：

審査官引用 (3件)

特開平2-113492
特開平2-235291
特開昭64-021786

前のページに戻る