特許

J-GLOBAL ID：200903019923575500

同期符号抽出回路

発明者： 川野 正樹 ,  関 貴仁 ,  滝沢 智穂子
出願人/特許権者： ソニー株式会社
代理人 (1件)： 杉山 猛
公報種別：公開公報
出願番号（国際出願番号）：特願平4-338035
公開番号（公開出願番号）：特開平6-162669
出願日： 1992年11月25日
公開日（公表日）： 1994年06月10日
要約：

【要約】【目的】 パターン一致検出による同期符号の検出に検出漏れや誤検出があっても、正しい同期符号を抽出する。【構成】 バレルシフタ4により正規の並びにシフトされたパラレルデータは第2のパターン一致回路5に入力され、同期符号2バイトのパターンが検出される。そして、一致が検出されたタイミングでステートマシン8に第1の同期パルスを出力し、かつゲート回路6に一致フラグを出力する。ゲート回路6はステートマシン8がサーチモードの時に開いて、フライホイールカウンタ7をリセットする。フライホイールカウンタ7は同期符号の周期を有する第2の同期パルスをステートマシン8に供給する。ステートマシン8は第1の同期パルスと第2の同期パルスの論理和を第3の同期パルスとして出力し、かつそれらのタイミングの一致/不一致に応じて第3の同期パルスの有効性を示す信号を出力する。

請求項（抜粋）：

入力されたディジタルデータから所定ビットの同期符号を検出する第1の回路と、該第1の回路の出力によりリセット可能に構成され、かつ前記同期符号の周期で出力を発生する第2の回路と、該第1の回路の出力と前記第2の回路の手段の論理和を同期符号として出力すると共に、前記第1の回路の出力と前記第2の回路の出力とのタイミングの一致/不一致により状態が変化する第3の回路とを備えることを特徴とする同期符号抽出回路。

引用特許：

審査官引用 (4件)

• 特開昭58-215841
  
• 特開平3-244235
  
• 特開昭62-097434
  
• 特開平1-256232