特許

J-GLOBAL ID：200903019924281306

半導体チップ及び半導体装置

発明者： 三浦 正幸 ,  杉崎 吉昭
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-068801
公開番号（公開出願番号）：特開2002-270643
出願日： 2001年03月12日
公開日（公表日）： 2002年09月20日
要約：

【要約】【課題】 外部電極端子のファインピッチ化を図りつつ、外部電極端子の高密度化を図ることができる半導体チップ並びにこの半導体チップを備えた半導体装置を提供する。【解決手段】 半導体チップ1の集積回路12上に第1の外部電極端子118を備え、集積回路12の周辺上に第2の外部電極端子117を備える。第1の外部電極端子118にははんだバンプ電極15が配設される。第2の外部電極端子117は、第1の外部電極端子118に比べて小さい端子サイズで構成され、小さい配列間隔で構成されている。この第2の外部電極端子117にはスタッドバンプ電極13が配設される。半導体チップ1は、配線基板上に実装され、半導体装置を構築するようになっている。

請求項（抜粋）：

半導体基板主面の回路上に所定間隔において複数配設された第1の外部電極端子と、前記半導体基板主面の回路周辺上に複数配設され、前記第1の外部電極端子に比べて端子サイズが小さく、かつ配列間隔が小さい第2の外部電極端子とを備えたことを特徴する半導体チップ。

IPC (3件)：

H01L 21/60 311 ,  H01L 21/60 ,  H01L 21/3205

FI (6件)：

H01L 21/60 311 S ,  H01L 21/88 T ,  H01L 21/92 602 P ,  H01L 21/92 602 Q ,  H01L 21/92 602 N ,  H01L 21/92 604 J

Fターム (21件)：

5F033HH07 ,  5F033HH09 ,  5F033HH11 ,  5F033HH17 ,  5F033JJ01 ,  5F033JJ07 ,  5F033JJ09 ,  5F033JJ11 ,  5F033JJ17 ,  5F033KK01 ,  5F033KK09 ,  5F033KK11 ,  5F033MM08 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033QQ37 ,  5F033UU03 ,  5F033VV07 ,  5F033XX03 ,  5F044QQ02

引用特許：

審査官引用 (2件)

• 特開昭63-084050
  
• 特開昭63-084050