特許

J-GLOBAL ID：200903019927408684

半導体ウェーハスリップライン検査方法および半導体ウ ェーハの評価方法

発明者： 渡部 泰則
出願人/特許権者： 山形日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-013148
公開番号（公開出願番号）：特開平8-201305
出願日： 1995年01月30日
公開日（公表日）： 1996年08月09日
要約：

【要約】【目的】半導体ウェーハ内のスリップラインの状態をより精密に算出し、かつ半導体ウェーハに形成される半導体チップの収率を適切に推定する。【構成】半導体ウェーハ10の主面に存在するスリップライン11のスリップライン座標データに、半導体チップ領域20の寸法より微細な寸法の微細チップ領域30を形成する微細格子31のデータを重ねることにより半導体ウェーハのスリップラインマップデータを得て、このスリップラインマップデータにおいてスリップラインが存在する微細チップ領域30の個数m,nをカウントし、スリップラインの長さの総和Hを演算する。また、スリップラインが存在する半導体チップ領域の個数(N)をカウントし、半導体ウェーハ10に形成することができる半導体チップの個数(N0 )を入力して、N/N0 を演算してスリップ率を得る。

請求項（抜粋）：

所定の大きさの半導体チップを配列形成する半導体ウェーハの主面のスリップラインを検査する方法において、前記半導体ウェーハの主面に存在するスリップラインのスリップライン座標データに、前記半導体チップの寸法より微細な寸法の微細チップ領域を形成する微細格子データを重ねることにより前記半導体ウェーハのスリップラインマップデータを得て、このスリップラインマップデータにおいて前記スリップラインが存在する前記微細チップ領域の個数をカウントすることにより前記半導体ウェーハ内のスリップラインの長さの総和を演算することを特徴とする半導体ウェーハスリップライン検査方法。

IPC (2件)：

G01N 21/88 ,  H01L 21/66

引用特許：

審査官引用 (3件)

• 特開昭60-122358
  
• 特開平4-042945
  
• 特開平2-263107