特許
J-GLOBAL ID:200903019931572251

半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 徳若 光政
公報種別:公開公報
出願番号(国際出願番号):特願平5-299006
公開番号(公開出願番号):特開平7-105693
出願日: 1993年11月04日
公開日(公表日): 1995年04月21日
要約:
【要約】【目的】 読み出し動作の高速化と低消費電力化を実現した半導体記憶装置を提供する。【構成】 センスアンプとしてCMOSラッチ回路を用いつつ、その入出力とデータ線又はビット線との間にスイッチ回路を設けて、センスアンプの増幅動作の直前又は直後にスイッチ回路をオフ状態にする。【効果】 センスアンプの実質的な増幅動作においては、多数の記憶トランジスタが接続されることによって大きな寄生容量を持つデータ線又はビット線が切り離され、センスアンプはその入出力寄生容量のみを駆動すればよいから高速化と低消費電力化を図ることができる。
請求項(抜粋):
記憶情報に従って高いしきい値電圧か低いしきい値電圧かを持つようにされた記憶トランジスタがマトリックス配置されてなるメモリアレイと、データ線とCMOSラッチ回路からなるセンスアンプの入力との間を接続するスイッチ回路とを備え、読み出し動作のときに上記スイッチ回路をオン状態にしておいてセンスアンプにデータ線の読み出し信号を伝えるとともに、センスアンプが増幅動作を開始して増幅信号が電源電圧に対応したフル振幅になる前に上記スイッチ回路をオフ状態にさせたことを特徴とする半導体記憶装置。
IPC (3件):
G11C 16/06 ,  G11C 17/18 ,  H01L 27/115
FI (3件):
G11C 17/00 520 B ,  G11C 17/00 306 A ,  H01L 27/10 434
引用特許:
審査官引用 (2件)

前のページに戻る