FET周波数逓倍器

発明者：
出願人/特許権者：
代理人 (1件)：井桁貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-184257
公開番号（公開出願番号）：特開平5-029836
出願日： 1991年07月24日
公開日（公表日）： 1993年02月05日
要約：

【要約】【目的】本発明はFET周波数逓倍器に関し、安定な出力電力が得られ、外部機器との間の不整合が軽減されるFET周波数逓倍器の提供を目的とする。【構成】ソース接地したFET1と、入力周波数の信号源とゲート間を整合させる入力整合回路2と、ドレイン出力の入力周波数成分を所要電気長にて反射帰還させるように構成した伝送線回路部3と、ドレイン出力の周波数逓倍成分と出力回路間を整合させる出力整合回路4とを備えるFET周波数逓倍器において、伝送線回路部3にドレイン出力の入力周波数成分の一部を消費する抵抗体を含む負荷回路5を設け、反射電力を軽減し、入力端子に逆戻りするリータンロスを改善し、入力インピーダンスの劣化を防止する。好ましくはドレインに接続した伝送線と、該伝送線に短絡点を生じさせるオープンスタブとの間に直列に抵抗体を挿入する。また伝送線の短絡点よりドレイン側に負荷回路5を並列に設け、電力の一部を取出して吸収する。また出力電力を導波管に取り出す。

請求項（抜粋）：

ソース接地したFET(1)と、入力周波数の信号源とゲート間を整合させる入力整合回路(2)と、ドレイン出力の入力周波数成分を所要電気長にて反射帰還させるように構成した伝送線回路部(3)と、ドレイン出力の周波数逓倍成分と出力回路間を整合させる出力整合回路(4)とを備えるFET周波数逓倍器において、伝送線回路部(3)にドレイン出力の入力周波数成分の一部を消費する抵抗体を含む負荷回路(5)を設けたことを特徴とするFET周波数逓倍器。

前のページに戻る