特許
J-GLOBAL ID：200903019964145774
ラッチ回路並びにそれを用いたレジスタ回路およびパイプライン処理回路
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
磯村 雅俊
公報種別：公開公報
出願番号（国際出願番号）：特願平6-014196
公開番号（公開出願番号）：特開平7-221605
出願日： 1994年02月08日
公開日（公表日）： 1995年08月18日
要約：
【要約】【目的】 高速かつ低消費電力のラッチ回路並びにそれを用いたレジスタ回路とパイプライン処理回路を提供すること。【構成】 本発明のラッチ回路は、フリップフロップ回路(FF回路)と、FF回路とそれを駆動する電源との間に設けられた差動型の2つのトランジスタM12、M13と、FF回路を電源Vccと切り離すスイッチS11と、FF回路をイコライズする1つのスイッチS18とから構成される。差動型の2つのトランジスタのうち一方M12は入力信号で制御し、他方は基準電圧または入力信号の反転信号で制御する。2つのスイッチS11、S18はラッチをおこなうタイミングを与えるクロック信号で制御する。本発明のレジスタ回路は、上記のラッチ回路を並列に2つ設け、入力信号を共通に、出力信号を2つのラッチ回路の出力のOR論理とする。
請求項（抜粋）：
少なくとも、フリップフロップ回路と、該フリップフロップ回路を駆動する2つの電位固定手段と、該フリップフロップに動作電位を供給するために上記2つの電位固定手段のいづれか一方と上記フリップフロップ回路との間に対称的に設けられた2つの電界効果トランジスタと、該2つの電界効果トランジスタの一方のゲートに入力信号を与える手段と、上記フリップフロップ回路と上記2つの電位固定手段のいずれか一方との間の電気的接続/切り離しを制御する第1のスイッチと、上記フリップフロップ回路における2つの相補的な出力電位ノード間の電気的接続/切り離しを制御する第2のスイッチを構成要素とすることを特徴とするラッチ回路。
引用特許：
前のページに戻る
