半導体装置、不揮発性半導体記憶装置、不揮発性半導体記憶装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：恩田博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平7-126133
公開番号（公開出願番号）：特開平8-321562
出願日： 1995年05月25日
公開日（公表日）： 1996年12月03日
要約：

【要約】【目的】微細化した場合でも浮遊ゲートと制御ゲートとの間の結合容量を十分に得ることが可能なスタックトゲート型メモリセルを得る。【構成】p型単結晶シリコン基板2上に素子分離酸化膜3が形成されている。素子分離酸化膜3で区分される一方の基板2表面にn型の不純物領域から成る制御ゲート6が形成され、他方の基板2表面にn型のソース領域7およびドレイン領域8が形成されている。基板2表面における各領域7,8間にチャネル領域9が形成されている。浮遊ゲート5の一部は熱酸化膜4を介してチャネル領域9上に形成され、浮遊ゲート5の他の一部は熱酸化膜4を介して制御ゲート6上に形成されている。浮遊ゲート5を覆うようにシリコン酸化膜10が形成されている。

請求項（抜粋）：

半導体基板中に形成された不純物領域をゲートまたはワード線として用いる半導体装置。

IPC (4件)：

H01L 21/8247 , H01L 29/788 , H01L 29/792 , H01L 27/115

FI (2件)：

H01L 29/78 371 , H01L 27/10 434

前のページに戻る