特許
J-GLOBAL ID:200903019967627010
半導体メモリ装置
発明者:
出願人/特許権者:
代理人 (1件):
深見 久郎 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-265526
公開番号(公開出願番号):特開2001-101865
出願日: 1991年02月12日
公開日(公表日): 2001年04月13日
要約:
【要約】【課題】 センスアンプの数を減少することができ、消費電力の低減を図ること。【解決手段】 複数の行および複数の列に配列される複数のメモリセルを含み、複数の行を複数の列より大きくしたメモリセルアレイが開示される。アドレス分配回路が、(s+t)ビットの内部アドレス信号に応答して、内部アドレス信号を、sビットの行アドレス信号と、sよりも小さいtビットの列アドレス信号とに分配する。
請求項(抜粋):
複数の行および列に配列される複数のメモリセルを含むメモリセルアレイを備え、前記複数の行は前記複数の列よりも数が大きく、(s+t)ビットの内部アドレス信号に応答して、内部アドレス信号を、sビットの行アドレス信号とtビットの列アドレス信号とに分配してそれらを与えるアドレス分配手段(ここで、sおよびtは整数であり、sはtよりも大きく)と、前記アドレス分配手段からのsビットの行アドレス信号に応答して前記メモリセルアレイの行を選択するための行選択手段と、前記アドレス分配手段からのtビットの列アドレス信号に応答して前記メモリセルアレイの列を選択するための列選択手段とを備えた、半導体メモリ装置。
IPC (4件):
G11C 11/408
, G11C 11/418
, G11C 11/41
, G11C 11/401
FI (4件):
G11C 11/34 354 B
, G11C 11/34 301 B
, G11C 11/34 301 E
, G11C 11/34 362 H
引用特許:
審査官引用 (17件)
-
特開平1-154397
-
特開平2-245841
-
特開昭63-179491
-
特開昭63-201988
-
特開平2-281497
-
特開平1-154397
-
特開平2-245841
-
特開昭63-179491
-
特開昭63-201988
-
特開平1-154397
-
特開平1-154397
-
特開平2-281497
-
特開平2-245841
-
特開昭63-179491
-
特開昭63-201988
-
特開昭63-300527
-
特開昭58-050698
全件表示
前のページに戻る