特許
J-GLOBAL ID：200903019969656459
マイクロコンピュータ及びそのテスト方法
発明者：
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-178272
公開番号（公開出願番号）：特開平8-044582
出願日： 1994年07月29日
公開日（公表日）： 1996年02月16日
要約：
【要約】【目的】 内蔵するメモリに格納されたプログラムやデータの機密性を確実に保持できるマイクロコンピュータを提供することである。【構成】 中央処理装置にデータバスを介して接続され前記プログラム含むデータを格納するメモリと、テストモード時に前記メモリに格納された前記データを前記データバスに読み出すテスト制御手段と、該テスト制御手段によって前記データバスに読み出されたデータを暗号化して外部へ出力する暗号化手段とを備えたマイクロコンピュータにおいて、前記暗号化手段は、製造時に決定または製造後電気的に決定された初期コードを記憶する記憶手段と、該記憶手段に記憶された初期コードを初期値として疑似乱数を発生する疑似乱数発生手段とを有し、前記疑似乱数発生手段の出力と前記メモリの読出しデータとの論理演算を行い、該メモリの読出しデータを暗号化して外部へ出力する構成とした。
請求項（抜粋）：
プログラムを実行する中央処理装置と、前記プログラムを含むデータを格納するメモリと、テストモード時に該メモリから読み出されたデータを暗号化して出力する暗号化手段とを備えたマイクロコンピュータにおいて、前記暗号化手段の構成素子として、少なくとも1つ以上のデプリーション型トランジスタを用いたことを特徴とするマイクロコンピュータ。
IPC (3件)：
G06F 11/22 340
, G06F 15/78 510
, G09C 1/00
