特許
J-GLOBAL ID:200903019978105600
MOSFETおよびMOSFETの製造方法
発明者:
出願人/特許権者:
代理人 (1件):
鈴木 喜三郎 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-353066
公開番号(公開出願番号):特開2001-168330
出願日: 1999年12月13日
公開日(公表日): 2001年06月22日
要約:
【要約】【課題】ゲート長が短く、ゲート酸化膜の厚さが薄いMOSFETにおいて、ドレイン-チャネル間トンネルリーク電流を生じ難くする。【解決手段】以下の方法で、ソース・ドレイン領域7の内側にLDD領域またはエクステンション領域8を有する構造の、nチャネル型MOSFETを得る。先ず、p型シリコン基板1の上に、ゲート酸化膜21を介して、ポリシリコンからなるゲート電極3を形成する。次に、このゲート電極3の表面を湿式酸化する。これにより、ゲート電極3の両側面にシリコン酸化膜41が形成され、ゲート酸化膜21の両側部21a,21bが膨張する。次に、この状態で、シリコン基板1上のゲート電極3の両脇となる領域に、n型の不純物をイオン注入法でドーピングする。次に、ゲート電極3の両側面にサイドウォールスペーサ6を形成して、その外側となる領域に、n型の不純物をさらにイオン注入法でドーピングする。
請求項(抜粋):
ソース・ドレイン領域の内側にLDD領域またはエクステンション領域を有する構造のMOSFETにおいて、ゲート酸化膜の両側部の厚さをT1、中心部の厚さをT2としたとき、T1とT2は下記の(1)式を満たすことを特徴とするMOSFET。1.2×T2≦T1≦1.9×T2....(1)
IPC (2件):
FI (2件):
H01L 29/78 301 G
, H01L 29/78 301 L
Fターム (13件):
5F040DA00
, 5F040DA11
, 5F040DC01
, 5F040EC07
, 5F040ED09
, 5F040EF01
, 5F040EF02
, 5F040FA03
, 5F040FA05
, 5F040FA12
, 5F040FA16
, 5F040FA19
, 5F040FB04
前のページに戻る