特許
J-GLOBAL ID：200903019978618012
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
布施 行夫 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-093102
公開番号（公開出願番号）：特開平10-270693
出願日： 1997年03月27日
公開日（公表日）： 1998年10月09日
要約：
【要約】【課題】 オフ耐圧が高く、かつ相互コンダクタンスが高い、MOSゲート構造を有する半導体装置を提供する。【解決手段】 半導体装置1000は、p型のシリコン基板10、シリコン基板10内に離間して形成された、n型の不純物拡散層からなるソース領域12およびドレイン領域14、ソース領域12とドレイン領域14との間に形成されたチャネル領域16、およびチャネル領域16に接して形成されたゲート絶縁膜20を含む。前記チャネル領域16の内部あるいは近傍に、ゲート絶縁膜20に対向する状態で絶縁層40が形成されている。
請求項（抜粋）：
第1導電型の半導体基板、前記半導体基板内に離間して形成された、第2導電型の不純物拡散層からなるソース領域およびドレイン領域、前記ソース領域と前記ドレイン領域との間に形成されたチャネル領域、および前記チャネル領域に接して形成されたゲート絶縁膜を含み、前記チャネル領域の内部あるいは近傍に、前記ゲート絶縁膜に対向する状態で絶縁層が形成されたことを特徴とする半導体装置。
FI (2件)：
H01L 29/78 301 H
, H01L 29/78 301 X
