特許
J-GLOBAL ID：200903019992694163
擬似待ち行列を形成するためにメモリ・レジスタを動的に割り振るシステム
発明者：
出願人/特許権者：
代理人 (1件)：
石田 敬 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願平6-517170
公開番号（公開出願番号）：特表平8-506197
出願日： 1994年01月18日
公開日（公表日）： 1996年07月02日
要約：
【要約】それぞれが1組の基準により規定されている複数の待ち行列(20-23)を具備する待ち行列システムにおいて、該待ち行列システムは複数のヘッダー・レジスタ(1-3)と複数のタスク・レジスタとを具備し、該ヘッダー・レジスタの各々は待ち行列システムにおける待ち行列を規定し、かつ該タスク・レジスタの各々は該待ち行列システムにおける各待ち行列(20-23)と関連接続され得るものである。各ヘッダー・レジスタは独特のアドレスを有し、かつ前のフィールドと次のフィールドとを含んでいる。夫々の前のフィールドと上記次のフィールドとは、それぞれの待ち行列が二重リンク構造で形成されるように、与えられた待ち行列において別のレジスタのアドレスを記憶する。各ヘッダとタスク・レジスタにおける前のフィールドと次のフィールドにおけるアドレスを、上記タスク・レジスタの各々が常に待ち行列システムの待ち行列に指定されるように制御することにより、タスク・レジスタを待ち行列(20-23)に動的に割り振るために制御手段が設けられている。
請求項（抜粋）：
待ち行列システムにおいて、 複数の待ち行列であって、該待ち行列は、 複数のヘッダー・レジスタであって、各々前記のヘッダー・レジスタは前記待ち行列の1つに独自に関連していて、各々前記のヘッダー・レジスタは独自のアドレスを有し、且つ前のフィールドと次のフィールドを備えているもの; 複数のタスク・レジスタであって、各々前記のタスク・レジスタは独自のアドレスを有し、且つ前のフィールドと次のフィールドを備えており、ここにおいて前記の前のフィールドと前記の次のフィールドはヘッダー・レジスタ・アドレスまたはタスク・レジスタ・アドレスを夫々記憶するもの; とから構成される複数の待ち行列;および 前記のタスク・レジスタの各々が、常に前記の待ち行列の1つに相応しているので、前記のタスク・レジスタを物理的に移動せずに待ち行列間で該タスク・レジスタを効果的に移動できるように、前記のヘッダー・レジスタとタスク・レジスタの各々に於いて前記の前のフィールドと次のフィールドに記憶されているアドレスを制御することに依って、該タスク・レジスタを該待ち行列に動的に指定するための制御手段; とを具備することを特徴とする待ち行列システム。
引用特許：
前のページに戻る
