特許

J-GLOBAL ID：200903020011271959

半導体デバイス評価方法及び装置

発明者： 高洲 信一
出願人/特許権者： 日本電子株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平11-312347
公開番号（公開出願番号）：特開2001-133524
出願日： 1999年11月02日
公開日（公表日）： 2001年05月18日
要約：

【要約】【課題】 半導体デバイス試料を成すシリコンウエハがErratic現象が起こりやすいものか否かを判断できるようにする。【解決手段】 半導体デバイス試料10に電圧を印加し、試料10上をレーザービームで走査する。該走査により試料から得られた反射光像と、該走査により試料中に発生するOBICに基づいたOBIC像をカラーCRT7上に表示し、欠陥個所を特定する。該欠陥個所の近くのLOCOS酸化膜23に、レーザー発生装置11から高エネルギーの放射ビームをショットし、該ショットによるOBIC像を得る。

請求項（抜粋）：

半導体デバイス試料上を放射ビームで走査し、該走査により該半導体デバイス試料から得られた放射ビームに基づいて試料像を得ると同時に、前記走査により試料中に発生するOBICに基づいてOBIC像を得、前記試料像とOBIC像から半導体デバイス試料中に発生している欠陥個所を特定するようにした半導体デバイス評価方法であって、半導体試料中、欠陥個所の周囲の絶縁層部分に、前記放射ビームより高エネルギーの放射ビームをショットし、該ショットによるOBIC像を得るようにした半導体デバイス評価方法。

IPC (5件)：

G01R 31/302 ,  G01N 23/225 ,  G01N 27/00 ,  G01R 1/06 ,  H01L 21/66

FI (5件)：

G01N 23/225 ,  G01N 27/00 Z ,  G01R 1/06 F ,  H01L 21/66 N ,  G01R 31/28 L

Fターム (55件)：

2G001AA03 ,  2G001AA05 ,  2G001AA07 ,  2G001AA09 ,  2G001AA10 ,  2G001BA15 ,  2G001BA29 ,  2G001BA30 ,  2G001CA03 ,  2G001CA07 ,  2G001CA10 ,  2G001DA06 ,  2G001EA06 ,  2G001GA04 ,  2G001GA06 ,  2G001GA09 ,  2G001HA13 ,  2G001JA12 ,  2G001JA16 ,  2G001KA03 ,  2G001LA11 ,  2G001PA11 ,  2G011AD01 ,  2G011AE03 ,  2G032AA00 ,  2G032AD01 ,  2G032AD08 ,  2G032AF07 ,  2G032AF08 ,  2G060AA09 ,  2G060AA20 ,  2G060AE01 ,  2G060AF01 ,  2G060EA03 ,  2G060EB08 ,  2G060HC10 ,  2G060KA16 ,  4M106AA01 ,  4M106AA10 ,  4M106BA02 ,  4M106BA04 ,  4M106BA14 ,  4M106CA17 ,  4M106CA38 ,  4M106CB19 ,  4M106DB04 ,  4M106DB08 ,  4M106DB18 ,  4M106DB30 ,  4M106DH11 ,  4M106DH32 ,  4M106DH33 ,  4M106DJ11 ,  4M106DJ21 ,  4M106DJ40