特許

J-GLOBAL ID：200903020022405779

半導体基板上でプリメタル誘電体膜を形成するための方法

発明者： ケルカー,アミット・エス ,  ホワイトマン,マイケル・ディ
出願人/特許権者： アトメル・コーポレイション
代理人 (6件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
公報種別：公表公報
出願番号（国際出願番号）：特願2002-524209
公開番号（公開出願番号）：特表2004-517467
出願日： 2001年07月18日
公開日（公表日）： 2004年06月10日
要約：

優れた堆積時のギャップ充填特性および優れた可動イオンゲッタリング能力を有するプリメタル誘電体膜を形成するための方法である。方法は、まず、高オゾン/TEOS体積比を有する高オゾンのドープされていない二酸化シリコン膜層(20)を半導体基板(12)上に堆積するステップを含む。次に、低オゾンドープのBPSG膜(30)が、高オゾンのドープされていない二酸化シリコン層(20)上に堆積される。膜層(20、30)が熱処理されて膜の密度が高められ、次に、上部層(30)が、公知の平坦化技術を用いて、適切な可動イオンゲッタリングを可能にする厚みにまで平坦化される。

請求項（抜粋）：

半導体基板上で誘電体膜を形成するための方法であって、 複数のポリシリコン導体を上面上で有する半導体基板上に第1のドープされていないオゾンおよびTEOS膜層を堆積するステップを含み、第1の膜層は、少なくとも15対1であるオゾンおよびTEOS体積比を有し、前記方法はさらに、 第1の膜層上に第2の低オゾンドープのBPSG膜層を堆積するステップと、 第1の膜層および第2の膜層に熱処理を適用するステップと、 第2の層の厚みがポリシリコン導体上で少なくとも200nmとなるように、第2の膜層を平坦化するステップとを含む、方法。

IPC (2件)：

H01L21/316 ,  C23C16/42

FI (2件)：

H01L21/316 X ,  C23C16/42

Fターム (22件)：

4K030AA06 ,  4K030AA09 ,  4K030AA14 ,  4K030BA24 ,  4K030BA26 ,  4K030BA44 ,  4K030CA04 ,  4K030CA12 ,  4K030DA08 ,  4K030JA01 ,  4K030JA06 ,  4K030JA10 ,  5F058BA05 ,  5F058BA09 ,  5F058BD01 ,  5F058BD02 ,  5F058BD04 ,  5F058BD06 ,  5F058BF02 ,  5F058BF25 ,  5F058BF29 ,  5F058BH01