特許

J-GLOBAL ID：200903020033731961

半導体メモリのリークのあるビット線の検出方法

発明者： 桐畑 外志昭 ,  ヒン ウォン ,  ボツィダール クルスンキ
出願人/特許権者： シーメンス アクチエンゲゼルシヤフト ,  インターナショナル ビジネス マシーンズ コーポレーション
代理人 (1件)： 矢野 敏雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-270078
公開番号（公開出願番号）：特開平11-162195
出願日： 1998年09月24日
公開日（公表日）： 1999年06月18日
要約：

【要約】【課題】 モジュールの歩留まりと信頼性を高めるために、フローティングビット線テストモードを一層フレキシブルにする。【解決手段】 ディジタル制御可能なビット線イコライザを用いて、フローティングビット線を形成し、ダミータイミングサイクルを挿入する。

請求項（抜粋）：

少なくとも1つのダミータイミングサイクルを発生するステップと、フローティングビット線テストモードを形成するために、ビット線イコライザをディスエーブルにするステップと、通常モードと同様に半導体メモリから読み出すことによって欠陥のあるビット線を検出するステップとを含むことを特徴とする半導体メモリのリークのあるビット線を検出するための方法。

IPC (3件)：

G11C 29/00 671 ,  G01R 31/28 ,  G11C 11/401

FI (4件)：

G11C 29/00 671 K ,  G01R 31/28 B ,  G01R 31/28 V ,  G11C 11/34 371 A