特許

J-GLOBAL ID：200903020039113194

半導体装置の製造方法

発明者： 親松 尚人
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-046750
公開番号（公開出願番号）：特開平7-263297
出願日： 1994年03月17日
公開日（公表日）： 1995年10月13日
要約：

【要約】【目的】 光リソグラフィで解像不可能な微細なゲ-ト長のMOSFETを有する半導体装置を形成する際に、生産性の低下をせずに形成する。【構成】 まず、電子線リソグラフィ法を用いてレジストパタ-ン17を形成した後、レジストパタ-ン17をマスクに用いて、微細なゲ-ト電極のマスクとなるシリコン酸化膜16aを形成する。その後、全面にレジストを塗布し、光リソグラフィ法を用いてレジストパタ-ン18を形成する。次に、シリコン酸化膜16a及びレジストパタ-ン18をマスクに用いて、n型ポリシリコン層15及びゲ-ト酸化膜14を順次エッチングし、ゲ-ト電極を形成する。

請求項（抜粋）：

光リソグラフィで解像不可能なレジストパタ-ンを要する第1の素子と、光リソグラフィで解像可能なレジストパタ-ンを要する第2の素子とを含む半導体装置を形成するに際し、上記第1の素子のレジストパタ-ンのみを電子線リソグラフィを用いて形成し、上記第2の素子のレジストパタ-ンを光リソグラフィを用いて形成することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/027 ,  G03F 7/20 504 ,  G03F 7/20 521

引用特許：

審査官引用 (3件)

• 特開昭63-104419
  
• 特開昭57-072327
  
• 特開昭63-073518