特許

J-GLOBAL ID：200903020041824081

半導体装置の製造方法

発明者： 森門 六月生 ,  尾崎 徹 ,  稗田 克彦
出願人/特許権者： 株式会社東芝
代理人 (1件)： 木村 高久
公報種別：公開公報
出願番号（国際出願番号）：特願平4-010325
公開番号（公開出願番号）：特開平5-198684
出願日： 1992年01月23日
公開日（公表日）： 1993年08月06日
要約：

【要約】 (修正有)【目的】 自己整合的にコンタクトを形成する簡便な方法を提供する。【構成】 半導体基板上11に第1絶縁膜を介して導電層12を堆積し、この上層に第2の絶縁膜13を形成し、さらにこの上層に層間絶縁膜とのエッチングの選択比が十分大きくとれるストッパー膜14を堆積し、フォトリソグラフィによりストッパ膜14、第2の絶縁膜13および導電層12を同一パターンにパターニングし、第3の絶縁膜としての層間絶縁膜15を形成し平坦化を行った後、リソグラフィー技術を用いて、コンタクト孔よりも大きい開口を有するレジストパターンを形成し、これをマスクとして、導電層12のパターンに対して自己整合的に形成すべきコンタクト領域に堆積した層間絶縁膜15がストッパ膜14上の層間絶縁膜15よりも厚く残る程度にエッチングし、レジストを除去した後、ストッパ膜14をマスクとして全面エッチバックを行って、コンタクトホールの開口を行う。

請求項（抜粋）：

半導体基板上に第1絶縁膜を堆積する第1の絶縁膜堆積工程と、 前記第1の絶縁膜上に第1の導電層を堆積する第1の導電層堆積工程と、この上層に第2の絶縁膜を堆積する第2の絶縁膜堆積工程と、さらにこの上層に、層間絶縁膜に対してエッチング速度の小さいストッパー膜を堆積するストッパー膜堆積工程と、前記ストッパ膜、第2の絶縁膜および第1の導電層を同一パターンに順次パターニングする第1のエッチング工程と、この上層に、第3の絶縁膜として層間絶縁膜を半導体基板全面に形成する層間絶縁膜形成工程と、前記第1の導電層のパターン間距離よりも大きい開口を有するマスクパターンを形成し、これをマスクとして、第1の導電層パターンに対して自己整合的に形成すべきコンタクト領域に堆積した層間絶縁膜(第3の絶縁膜)が前記ストッパー膜上の層間絶縁膜(第3の絶縁膜)よりも厚く残る程度にエッチングする第2のエッチング工程と、前記マスクパターンを除去した後、前記ストッパ膜により前記第2の絶縁膜をマスクとしつつ、前記ストッパー膜およびコンタクト領域の半導体基板表面を露呈せしめる全面エッチバックを行って、コンタクトホールの開口を行う第3のエッチング工程と、さらに第4の絶縁膜を堆積して側壁残しを行い、前記コンタクトホール側壁に残留させ、側壁絶縁膜を形成すると同時に半導体基板表面を露呈させる側壁絶縁膜形成工程と、前記コンタクトホール内に露呈する半導体基板表面にコンタクトするように第2の導電層を形成する第2の導電層形成工程とを含むことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/90 ,  H01L 27/108