特許

J-GLOBAL ID：200903020043870579

半導体集積回路

発明者： 眞野 臣弘
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平9-216026
公開番号（公開出願番号）：特開平11-044738
出願日： 1997年07月25日
公開日（公表日）： 1999年02月16日
要約：

【要約】【課題】ダイナミックBTを行う際に、外部パターンジェネレータからクロック入力や多数のコントロール入力を行うことを回避して、ダイナミックBTに要するコストを低減する半導体集積回路の提供。【解決手段】半導体集積回路内のクロック発生回路から出力されたクロック信号を、前記半導体集積回路外部に一旦出力してからクロック入力端子へ入力し、入力された前記クロック信号によりデータ発生回路にバイアステスト用データ信号を発生させて、前記データ信号を前記半導体集積回路内部のレジスタ群に伝搬させる、ように構成してなることを特徴とする。

請求項（抜粋）：

半導体集積回路内のクロック発生回路から出力されたクロック信号を、前記半導体集積回路外部に一旦出力してからクロック入力端子へ入力し、入力された前記クロック信号によりデータ発生回路にバイアステスト用データ信号を発生させて、前記データ信号を前記半導体集積回路内部のレジスタ群に伝搬させる、ように構成してなることを特徴とする半導体集積回路。

IPC (2件)：

G01R 31/28 ,  H01L 21/66

FI (3件)：

G01R 31/28 G ,  H01L 21/66 H ,  G01R 31/28 V

引用特許：

審査官引用 (2件)

• 特開平4-083184
  
• 特開平3-282381