特許
J-GLOBAL ID:200903020075894615

バウンダリスキャン対応集積回路の設計支援装置

発明者:
出願人/特許権者:
代理人 (1件): 青山 葆 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-001882
公開番号(公開出願番号):特開平10-198717
出願日: 1997年01月09日
公開日(公表日): 1998年07月31日
要約:
【要約】【課題】 レイアウトにおける配線効率が劣化しないようにBSチェーン(Boundary Scan Chain)をICに組み込み、そのBSチェーンに対応するBSDLファイルを自動的に作成する。【解決手段】 BSチェーン最適化部22が、ICの論理接続情報、BSセル情報ファイル及びパッケージ端子データを用いて、パッケージにおけるデバイスピンの配置に合うようにBSチェーンの接続順序を変更し、その変更を反映させたICの論理接続情報を出力する。次にBSDLファイル作成部24が、上記変更後の論理接続情報及びBSセル情報とパッケージ端子データ及びテスト命令記述ファイルの情報とをBSDLのフォーマットに従って記述したファイルを出力する。さらにテストパターン作成部26が、上記変更後の論理接続情報およびBSチェーン情報を用いて、IC内部のバウンダリスキャン機構を検査するためのテストパターンを生成する。
請求項(抜粋):
バウンダリスキャン対応集積回路の設計支援装置において、前記集積回路の論理回路としての構成を示す論理接続情報を格納する第1格納手段と、前記集積回路に組み込まれたバウンダリスキャンチェーンによって実行することができるボードテストの命令の命令名および命令コードを記述したテスト命令記述ファイルを格納する第2格納手段と、前記バウンダリスキャンチェーンを構成する各バウンダリスキャンセルの機能および端子を記述したバウンダリスキャンセル情報ファイルを格納する第3格納手段と、前記集積回路の各外部端子のポート名およびピン番号を示す情報を含むパッケージ端子データを格納する第4格納手段と、前記バウンダリスキャンチェーンの接続順序が前記パッケージ端子データによって示される前記ピン番号の順序に合致するように前記論理接続情報を変更し、該変更後の論理接続情報を出力するバウンダリスキャンチェーン最適化手段と、バウンダリスキャンチェーン最適化手段によって変更された後の前記論理接続情報を用いて前記バウンダリスキャンチェーンの接続関係を調べるとともに、前記テスト命令記述ファイル、前記バウンダリスキャンセル情報ファイル、および前記パッケージ端子データを参照することにより、前記集積回路の外部端子のポート名およびピン番号を示す情報、前記バウンダリスキャンチェーンで実行可能なボードテストの命令の命令名および命令コードを示す情報、ならびに、前記バウンダリスキャンチェーンを構成する各バウンダリスキャンセルを該バウンダリスキャンセルの前段または次段の入力または出力パッドに対するポート名および該バウンダリスキャンセルの機能名とともに前記バウンダリスキャンチェーンの接続順に示す情報を抽出し、抽出された情報をBSDLのフォーマットで記述したファイルとして出力するBSDLファイル作成手段と、を備えることを特徴とする設計支援装置。
IPC (3件):
G06F 17/50 ,  G01R 31/28 ,  G06F 11/22 360
FI (3件):
G06F 15/60 654 N ,  G06F 11/22 360 P ,  G01R 31/28 G

前のページに戻る