特許

J-GLOBAL ID：200903020082324042

同期型半導体記憶装置

発明者： 岩本 久
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-018100
公開番号（公開出願番号）：特開2002-222591
出願日： 2001年01月26日
公開日（公表日）： 2002年08月09日
要約：

【要約】【課題】 同時に多くの個数をテストできる同期型半導体記憶装置を提供する。【解決手段】 同期型半導体記憶装置100の入出力バッファ80は、コントロール回路410からのテストモード信号を受けてクロック信号CLKに同期して端子421からデータを取込み、メモリアレイ60に書込むとともに、メモリアレイ60からの読出データをDQS信号発生回路70からの内部データストローブ信号に同期して端子421へ出力する。

請求項（抜粋）：

外部データストローブ信号を入力し、内部データストローブ信号を出力するための第1の端子と、クロック信号を入力するための第2の端子と、データを入出力するための入出力端子と、複数のメモリセルと、前記入出力端子を介してデータを入出力する第1の入出力回路と、前記内部データストローブ信号を発生するデータストローブ信号発生回路と、前記第1の端子を介して前記外部データストローブ信号を入力し、前記内部データストローブ信号を出力する第2の入出力回路とを備え、前記第1の入出力回路は、テストモード信号の活性化に伴い、前記入出力端子から入力された入力データを前記複数のメモリセルに書込むために前記クロック信号に同期して前記入力データを取込み、前記複数のメモリセルから読出された読出データを前記内部データストローブ信号の論理レベルが切換わる第1のタイミングに同期して前記入出力端子へ出力し、前記テストモード信号の不活性化に伴い、前記入力データを前記複数のメモリセルに書込むために前記第1の端子から入力された前記外部データストローブ信号の論理レベルが切換わる第2のタイミングに同期して前記入力データを取込み、前記読出データを前記第1のタイミングに同期して前記入出力端子へ出力し、前記第2の入出力回路は、前記テストモード信号の不活性化に伴い、前記内部データストローブ信号を前記第1の端子を介して出力する、同期型半導体記憶装置。

IPC (6件)：

G11C 11/401 ,  G01R 31/28 ,  G01R 31/319 ,  G01R 31/3185 ,  G11C 11/407 ,  G11C 29/00 671

FI (7件)：

G11C 29/00 671 P ,  G11C 11/34 371 A ,  G01R 31/28 B ,  G01R 31/28 R ,  G01R 31/28 W ,  G01R 31/28 Y ,  G11C 11/34 362 S

Fターム (20件)：

2G032AA07 ,  2G032AB01 ,  2G032AC03 ,  2G032AH04 ,  2G032AK14 ,  2G032AL11 ,  5B024AA15 ,  5B024BA21 ,  5B024BA25 ,  5B024BA29 ,  5B024CA22 ,  5B024CA27 ,  5B024EA02 ,  5L106AA01 ,  5L106DD01 ,  5L106DD06 ,  5L106DD11 ,  5L106EE02 ,  5L106GG02 ,  5L106GG04