特許

J-GLOBAL ID：200903020092296047

半導体装置の製造方法

発明者： 中玉利 忍
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2000-252922
公開番号（公開出願番号）：特開2002-076272
出願日： 2000年08月23日
公開日（公表日）： 2002年03月15日
要約：

【要約】【課題】レジスト除去液によるキャパシタ誘電体層のエッチングを抑制し、特性の安定したキャパシタ素子を形成することができる半導体装置の製造方法を提供する。【解決手段】半導体基板に下部電極を形成する工程と、下部電極上に誘電体層を形成する工程と、レジストをマスクとするエッチングにより誘電体層のパターニングを行う工程と、硫酸と過酸化水素を含む溶液を加熱する工程と、所定量、好適には過酸化水素濃度が3.5wt%以下となるような量の過酸化水素を溶液に補充する工程と、補充の直後に、レジストを含む半導体基板を溶液に浸漬し、レジストを除去する工程と、誘電体層上に上部電極を形成する工程とを有する半導体装置の製造方法。

請求項（抜粋）：

半導体基板に下部電極を形成する工程と、前記下部電極上に誘電体層を形成する工程と、レジストをマスクとするエッチングにより前記誘電体層のパターニングを行う工程と、硫酸と過酸化水素を含む溶液を加熱する工程と、所定量の過酸化水素を前記溶液に補充する工程と、前記補充の直後に、前記レジストを含む前記半導体基板を前記溶液に浸漬し、前記レジストを除去する工程と、前記誘電体層上に上部電極を形成する工程とを有する半導体装置の製造方法。

IPC (5件)：

H01L 27/04 ,  H01L 21/822 ,  G03F 7/42 ,  H01L 21/027 ,  H01L 21/306

FI (4件)：

G03F 7/42 ,  H01L 27/04 C ,  H01L 21/30 572 B ,  H01L 21/306 D

Fターム (21件)：

2H096AA25 ,  2H096HA23 ,  2H096HA30 ,  2H096LA03 ,  5F038AC03 ,  5F038AC05 ,  5F038AC17 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ20 ,  5F043AA37 ,  5F043BB25 ,  5F043CC16 ,  5F043DD15 ,  5F043DD30 ,  5F043EE23 ,  5F043EE27 ,  5F043FF01 ,  5F046MA02 ,  5F046MA03 ,  5F046MA06