特許

J-GLOBAL ID：200903020099331719

半導体装置

発明者： 三澤 利之 ,  両角 伸治 ,  中澤 良雄
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-005950
公開番号（公開出願番号）：特開平5-035226
出願日： 1982年04月06日
公開日（公表日）： 1993年02月12日
要約：

【要約】【構成】 非単結晶シリコン薄膜トランジスタのゲート・ソース電圧範囲(VGS)が、ソース・ドレイン電流(IDS)の極小値に相当する所定のゲート・ソース電圧を含む電圧範囲となるべく設定する。【効果】非単結晶シリコン薄膜トランジスタのOFF時のリーク電流を最小とすることができる。

請求項（抜粋）：

基板上に形成された薄膜トランジスタ、該薄膜トランジスタのゲート電極にゲート信号を供給してなるゲート線、該薄膜トランジスタのソース領域にデータ信号を供給してなるデータ線を有する半導体装置において、該薄膜トランジスタのソース、ドレイン領域は、非単結晶シリコン薄膜で形成されてなり、該薄膜トランジスタのゲート・ソース電圧範囲(VGS)が、ソース・ドレイン電流(IDS)の極小値に相当する所定のゲート・ソース電圧を含む電圧範囲となるべく、ゲート・ソース電圧のバイアス電圧値が設定されてなることを特徴とする半導体装置。

IPC (2件)：

G09G 3/36 ,  G02F 1/133 505

引用特許：

審査官引用 (4件)

• 特開昭58-173794
  
• 特開昭57-048788
  
• 特開昭57-048788
  
• 特開昭56-021193