特許

J-GLOBAL ID：200903020110315038

CMOS回路素子及びSOIMOSFETの製造方法

発明者： 黄 俐昭
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平3-306577
公開番号（公開出願番号）：特開平5-121681
出願日： 1991年10月25日
公開日（公表日）： 1993年05月18日
要約：

【要約】【目的】 SOICMOSFETによりCMOS回路を構成する場合に、トランジスタの導電型に応じて下地酸化膜中の電荷を再適化する。【構成】 ゲート電極18、ゲート酸化膜19、n(プラス)拡散層21により構成するnチャネルトランジスタの下地酸化膜12には負の固定電荷15を導入し、ゲート電極18,ゲート酸化膜19,p(プラス)拡散層20により構成するpチャネルトランジスタの下地酸化膜12には正の固定電荷17を導入する。

請求項（抜粋）：

下地酸化膜上の領域にnチャネルトランジスタ及びpチャネルトランジスタが形成されたCMOS回路素子であって、nチャネルトランジスタ及びpチャネルトランジスタ形成領域の少なくとも一方の領域の下地酸化膜に電荷が導入されたものであり、nチャネルトランジスタ領域に対して導入された電荷は、負電荷であり、pチャネルトランジスタ領域に対して導入された電荷は、正電荷であることを特徴とするCMOS回路素子。