特許
J-GLOBAL ID：200903020117244128
高電圧駆動回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平9-228264
公開番号（公開出願番号）：特開平11-068534
出願日： 1997年08月25日
公開日（公表日）： 1999年03月09日
要約：
【要約】【課題】低電圧振幅の入力信号から生成した高電圧振幅の出力信号を次段の高電圧動作手段に付与する高電圧駆動回路について、電圧クリップ部から直流電流が流れるため、高速スイッチングと消費電力低減との両立が図れない。【解決手段】2つの電源電圧線間に直列接続された相補型の第1および第2の高耐圧トランジスタM1,M2を有し、M2の制御電極が入力端子Viに接続され、M1,M2の接続点が出力端子Voに接続されている。この高耐圧トランジスタ対の制御電極間に接続されたキャパシタCと、M1が接続された電源電圧線と当該M1の制御電極との間に接続され、当該制御電極の電位をクリップする電圧制限手段(例えば、それぞれダイオード接続された低耐圧pMOSトランジスタM3,M4)とを有する。この他、電圧制限手段は互いに逆方向に並列接続されたダイオード(及び、バイアス手段)を含む構成としてもよい。
請求項（抜粋）：
低電圧振幅の入力信号から生成した高電圧振幅の出力信号を次段の高電圧動作手段に付与する高電圧駆動回路であって、2つの電源電圧線間に直列接続された相補型の第1および第2の高耐圧トランジスタから構成され、第2の高耐圧トランジスタの制御電極が入力端子に接続され、第1および第2の高耐圧トランジスタの接続点が出力端子に接続されている高耐圧トランジスタ対と、前記高耐圧トランジスタ対の制御電極間に接続されたキャパシタと、前記第1の高耐圧トランジスタが接続された電源電圧線と当該第1の高耐圧トランジスタの制御電極との間に接続され、当該制御電極の電位をクリップする電圧制限手段とを有する高電圧駆動回路。
IPC (3件)：
H03K 17/10
, H03K 17/687
, H03K 19/0185
H03K 17/10
, H03K 17/687 F
, H03K 19/00 101 B
