特許

J-GLOBAL ID：200903020119317904

ダブルゲート集積回路及びその製造方法

発明者： ケビン・ケイ・チャン ,  ガイ・エム・コーエン ,  ユアン・タワー ,  ホン-サン・ピー・ワン
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレ-ション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-069146
公開番号（公開出願番号）：特開2000-277745
出願日： 2000年03月13日
公開日（公表日）： 2000年10月06日
要約：

【要約】【課題】 酸化物の厚みを適宜に制御でき、上下のゲート位置を合わせることのできるダブルゲートMOSFET構造を形成する方法及び構造を提供する。【解決手段】 単結晶シリコン・チャネル層5及び絶縁酸化物1、6と窒化物2、7の層を持つ積層構造を形成するステップ、積層構造に開口8を形成するステップ、開口にソースとドレインの領域9を形成するステップ、マスクで覆われていない積層構造の部分部分を除去するステップ、マスク及び絶縁酸化物と窒化物の層を除去してソースとドレインの領域から懸吊したチャネル層を残すステップ、酸化層11を形成してソースとドレインの領域とチャネル層を覆うステップ、酸化層上に、チャネル層の第1側に第1導体と、第2側に第2導体が含まれるようにダブルゲート導体12を形成するステップとを含む、ダブルゲートMOSFET製造方法。

請求項（抜粋）：

ダブルゲート集積回路を作製する方法であって、チャネル層及び該チャネル層の各面に第1絶縁体を持つ積層構造を形成するステップと、前記積層構造に開口を形成するステップと、前記開口にソースとドレインの領域を形成するステップと、前記ソースとドレインの領域をドープし、前記積層構造の前記開口により該ドーピングのアライメントをとるステップと、前記積層構造の部分部分を除去して、前記ソースとドレインの領域から懸吊した前記チャネル層を残すステップと、第2絶縁体を形成して、前記ソースとドレインの領域及び前記チャネル層を覆うステップと、前記チャネル層の第1側に第1導体が、前記チャネル層の第2側に第2導体が含まれるように前記第2絶縁体上にダブルゲート導体を形成するステップと、を含む、方法。

IPC (2件)：

H01L 29/786 ,  H01L 21/336

FI (3件)：

H01L 29/78 617 N ,  H01L 29/78 616 L ,  H01L 29/78 626 B

引用特許：

審査官引用 (5件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平4-030269   出願人：富士通株式会社
• 特開平2-162740
  
• 半導体集積回路装置およびその製造方法
  公報種別：公開公報   出願番号：特願平5-348274   出願人：日本電気株式会社
• 特開平2-184049
  
• ダブルゲートMOSFETおよびその製造方法
  公報種別：公開公報   出願番号：特願平7-129962   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション