特許
J-GLOBAL ID：200903020134352007
アクティブマトリックス型液晶表示装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-150508
公開番号（公開出願番号）：特開平7-013516
出願日： 1993年06月22日
公開日（公表日）： 1995年01月17日
要約：
【要約】【目的】 TFTスイッチング素子の寄生容量(Cgs)に起因して生じる画素電極電圧のレベルシフト(ΔVp )によって発生する表示画像のフリッカや輝度むらや焼き付きを、補助容量(Cs )を大きくすることなく解消して、開口率が高く画面輝度が良好で、安定した高品位な画像表示を実現するアクティブマトリックス型液晶表示装置を提供する。【構成】 第2のTFT素子127に対して、TFTスイッチング素子105に印加する走査パルスに同期してその走査パルスとは反転(逆)方向に変位する波形のパルスを印加することで、TFTスイッチング素子105の寄生容量(Cgs)による電圧レベルシフト(ΔVp )とは逆に変位する電圧レベルシフトを第2のTFT素子127で発生させて、前記のレベルシフト(ΔVp )を補償する。
請求項（抜粋）：
基板上に交差するように形成された複数の走査配線および複数の信号配線と該走査配線および該信号配線の交差部ごとに形成され該走査配線および該信号配線に接続された薄膜トランジスタスイッチング素子と該薄膜トランジスタスイッチング素子に接続された画素電極とが複数形成された薄膜トランジスタスイッチング素子アレイ基板と、前記薄膜トランジスタスイッチング素子アレイ基板に間隙を有して対向配置される対向電極が形成された対向基板と、前記薄膜トランジスタスイッチング素子アレイ基板と前記対向基板との間に封入された液晶組成物と、前記走査配線に走査電圧を印加する走査ドライバ回路と、前記信号配線に信号電圧を印加する信号ドライバ回路とを有するアクティブマトリックス型液晶表示装置において、前記薄膜トランジスタスイッチング素子に接続された走査配線とは異なる走査配線にゲートが接続されるとともにドレインおよびソースが短絡されて前記画素電極に接続された第2の薄膜トランジスタ素子と、前記薄膜トランジスタスイッチング素子に接続された走査配線に走査パルスを印加するとともに前記走査パルスとは反転方向に変位する補償用走査パルスを前記第2の薄膜トランジスタ素子のゲートに接続された走査配線に印加する走査ドライバ回路を具備することを特徴とするアクティブマトリックス型液晶表示装置。
IPC (2件)：
G09G 3/36
, G02F 1/133 550
