特許

J-GLOBAL ID：200903020142921010

半導体処理装置及びICカード

発明者： 高橋 雅聡 ,  山添 孝徳 ,  片山 弘造 ,  田中 利広 ,  品川 裕 ,  渡瀬 弘 ,  金井 健男 ,  長崎 信孝
出願人/特許権者： 株式会社ルネサステクノロジ ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 玉村 静世
公報種別：再公表公報
出願番号（国際出願番号）：JP2002008757
公開番号（公開出願番号）：WO2004-023385
出願日： 2002年08月29日
公開日（公表日）： 2004年03月18日
要約：

本発明に係る半導体処理装置は、第1データ長単位に記憶情報の消去が行われる第1の不揮発性メモリ(21)と、第2データ長単位に記憶情報の消去が行われる第2の不揮発性メモリ(22)と、中央処理装置(2)とを有し、外部と暗号化したデータの入出力が可能である。第1の不揮発性メモリはデータの暗号化に使用する暗号化鍵の格納に使用される。第2の不揮発性メモリは前記中央処理装置が処理すべきプログラムの格納に使用される。プログラムの格納と暗号鍵の格納に利用する不揮発性メモリを分け、夫々の不揮発性メモリに対する記憶情報の消去単位のデータ長が別々に規定されるから、プログラムの書き込み処理を行なう前の記憶情報の消去を効率化でき、CPUの演算処理で利用する暗号鍵等の書き込みにおいては必要な処理単位のデータ長に合わせて記憶情報の消去を行なうことができる。

請求項（抜粋）：

第1データ長単位に記憶情報の消去が行われる第1の不揮発性メモリと、第2データ長単位に記憶情報の消去が行われる第2の不揮発性メモリと、中央処理装置とを有し、外部と暗号化したデータの入出力が可能であり、 前記第1の不揮発性メモリは前記データの暗号化に使用する暗号化鍵の格納に使用され、 前記第2の不揮発性メモリは前記中央処理装置が処理すべきプログラムの格納に使用されることを特徴とする半導体処理装置。

IPC (6件)：

G06F 12/06 ,  G06F 12/00 ,  G06K 19/07 ,  G06K 19/077 ,  G11C 16/02 ,  G11C 16/06

FI (6件)：

G06F12/06 520A ,  G06F12/00 597U ,  G06K19/00 N ,  G06K19/00 K ,  G11C17/00 612F ,  G11C17/00 634G

Fターム (22件)：

5B035AA00 ,  5B035AA01 ,  5B035BA05 ,  5B035BB09 ,  5B035CA01 ,  5B035CA11 ,  5B035CA22 ,  5B035CA23 ,  5B035CA29 ,  5B060AA20 ,  5B060AC01 ,  5B060AC11 ,  5B060MM01 ,  5B125BA01 ,  5B125BA05 ,  5B125CA01 ,  5B125DC03 ,  5B125DD10 ,  5B125EA02 ,  5B125EK01 ,  5B125FA04 ,  5B125FA10