特許
J-GLOBAL ID：200903020204895364
低速電圧制御発振器を有する高周波クロック発振器
発明者：
,
出願人/特許権者：
代理人 (1件)：
中村 稔 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-197775
公開番号（公開出願番号）：特開平10-079647
出願日： 1996年07月26日
公開日（公表日）： 1998年03月24日
要約：
【要約】【課題】 低速電圧制御発振器を使用する低雑音・高周波クロック発振器を提供する。【解決手段】 本クロック発振器は、反転形態で直列接続された2m個の差動遅延素子を含む(mは0より大きい整数)。m個の2入力排他的NORゲートへの入力信号対は、隣り合う遅延素子の正の入力端子から印加される。本クロック発振器は、m個の排他的NORゲートのm個の出力に接続されていて本クロック発振器の出力信号を生成するm入力ORゲートをも含む。遅延素子は遅延制御信号(DCS)によって制御される可変遅延を有している。各遅延素子の遅延が変化するとクロック発振器の出力信号の周波数が変化する。出力周波数は1/(2d)(dは各遅延素子の遅延時間)に等しい。
請求項（抜粋）：
低雑音クロック発振器において、mを0より大きい整数として、直列に接続された2m個の反転素子と、第1及び第2の入力を各々が有するm個の比較手段と、結合論理手段とを備え、上記各反転素子は、それぞれの入力信号を所定の遅延dの後に反転し、上記2m個の反転素子の1番目の反転素子の入力は2m番目の反転素子の出力に結合されており、上記比較手段の各第1及び第2の入力はそれぞれ隣り合う反転素子に結合され、上記m個の各比較手段は上記第1及び第2の入力が一致した時に論理1信号を供給するための出力を有し、上記結合論理手段は上記m個の比較手段に応答してdの関数として定義される周波数を有する発振器出力信号を生成することを特徴とする発振器。
IPC (2件)：
FI (2件)：
前のページに戻る
