特許

J-GLOBAL ID：200903020223986591

メモリ制御装置及びその方法

発明者： 高田 力
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 大塚 康徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-014972
公開番号（公開出願番号）：特開平8-212170
出願日： 1995年02月01日
公開日（公表日）： 1996年08月20日
要約：

【要約】【目的】 優先順位の低いメモリアクセスユニットのメモリアクセス動作が待たされ続けることを回避する。【構成】 複数のメモリアクセスユニット1〜4が共有のメモリ10を介して結合しているマルチプロセッサシステムにおいて、これら複数のメモリアクセスユニット1〜4が同時にメモリ10にアクセスした場合、その中で、調停の際の優先順位の高いメモリアクセスユニットがバーストデータのアクセスを行なったとしても、一定時間以上待ち状態にある他のユニットにアクセスを許可し、優先順位の高いメモリアクセスユニットからのメモリアクセス要求信号を強制的にインアクティブにする。

請求項（抜粋）：

共有メモリを介して複数のメモリアクセスユニットが結合される形態をとるマルチプロセッサシステムにおけるメモリ制御装置において、前記複数のメモリアクセスユニットからの複数のメモリアクセス要求が同時に出されているか否かを検出する手段と、前記複数のメモリアクセス要求が同時に出されている場合、第1の優先順位を有する第1のメモリアクセスユニットにメモリアクセスを許可する手段と、前記複数のメモリアクセス要求が同時に出されている場合、前記第1のメモリアクセスユニット以外のメモリアクセスユニットを待ち状態にする手段と、前記メモリアクセスの許可後、カウンタでの計数を開始する手段と、前記カウンタでの計数が所定値に達した場合、前記第1のメモリアクセスユニットによるメモリアクセスを停止状態にする手段と、前記カウンタでの計数が所定値に達した場合、前記待ち状態にあるメモリアクセスユニットの内、前記第1の優先順位に続く優先順位を有する第2のメモリアクセスユニットに対してメモリアクセスを許可する手段とを備え、前記第2のメモリアクセスユニットによるメモリアクセス終了後、前記第1のメモリアクセスユニットによるメモリアクセスを再開することを特徴とするメモリ制御装置。