特許
J-GLOBAL ID：200903020226904332
リッジ型半導体素子の作製方法
発明者：
出願人/特許権者：
代理人 (1件)：
山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願2001-137541
公開番号（公開出願番号）：特開2002-335043
出願日： 2001年05月08日
公開日（公表日）： 2002年11月22日
要約：
【要約】【課題】 容易かつプロセスの煩雑化をまねくことなく、リッジ形状を有する半導体素子のリッジ側面保護膜及びリッジ上電極を形成する。【解決手段】 まず(a)に示すように、基板100の上にクラッド層102、光ガイド層104、多重量子井戸層106、光ガイド層108、クラッド層110、キャップ層112を順次成長する。次に(b)に示すように、キャップ層112の上にレジストマスク114を形成する。続いて(c)に示すように、ドライエッチング装置を用いてリッジを形成する。この状態で、(d)に示すようにCVD装置を用いて窒化シリコン(SiN)保護膜116を形成する。続いて、(e)に示すように、リムーバーを用いてリフトオフを行い、リッジの頭部を露出させる。次に(f)に示すように、アノード118及びカソード120を形成する。
請求項（抜粋）：
リッジ形状を有する半導体素子の作製方法において、半導体基板上に該リッジを形成するドライエッチング工程と、該ドライエッチング工程で用いたレジストマスクを含めた該リッジを保護膜で覆う工程と、該レジストマスクを用いて該保護膜のリフトオフを行い該リッジの頭部を露出させる工程と、該リッジ頭部が露出した状態で全面に電極を形成する工程を含むことを特徴とするリッジ型半導体素子の作製方法。
IPC (2件)：
FI (2件)：
Fターム (12件)：
5F073AA13
, 5F073AA45
, 5F073AA66
, 5F073AA74
, 5F073AA89
, 5F073BA09
, 5F073CA04
, 5F073CB20
, 5F073CB22
, 5F073DA05
, 5F073DA25
, 5F073EA29
