特許

J-GLOBAL ID：200903020228600080

PLL回路

発明者： 鳥羽 浩史
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 田澤 博昭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-198337
公開番号（公開出願番号）：特開平5-022132
出願日： 1991年07月15日
公開日（公表日）： 1993年01月29日
要約：

【要約】【目的】 基準信号が断した後のPLL回路のフリーラン特性を改善する。【構成】 基準信号が断したことを断検出回路6が検出すると、フリーラン制御回路7は、ループフィルタ3の入力を開状態とする。これにより、電圧制御発振器4は、ループフィルタ3の入力が開状態となったときの制御電圧を用いてフリーランする。タンク回路1は、基準信号が実際に断してから断検出回路6がそれを検出するまでの間にも位相比較器2に信号を与え、基準信号が断してから断検出回路6が断を検出するまでの間の位相比較器2の出力変動を防止する。

請求項（抜粋）：

制御電圧に応じた周波数の信号を出力する電圧制御発振器と、リファレンス信号と前記電圧制御発振器の出力信号との位相差を検出し、位相差に応じた位相誤差電圧を出力する位相比較器と、前記位相誤差電圧をろ波して前記制御電圧を出力するループフィルタとを備えたPLL回路において、基準信号を入力して前記リファレンス信号を出力するタンク回路と、前記基準信号の断を検出する断検出回路と、この断検出回路が基準信号の断を検出したときに、前記位相比較器と前記ループフィルタとの間を切接すフリーラン制御回路とを備えたことを特徴とするPLL回路。