特許

J-GLOBAL ID：200903020232586091

薄膜トランジスタ及びその製造方法

発明者： 池田 梓 ,  松浦 由紀 ,  門 昌輝 ,  淵 正芳 ,  福本 訓子
出願人/特許権者： 東芝松下ディスプレイテクノロジー株式会社
代理人 (1件)： 木森 有平
公報種別：公開公報
出願番号（国際出願番号）：特願2007-041726
公開番号（公開出願番号）：特開2008-205333
出願日： 2007年02月22日
公開日（公表日）： 2008年09月04日
要約：

【課題】 上層配線が半導体層に接続された薄膜トランジスタにおいて、コンタクトホール形成部の層間絶縁膜の厚さを薄くし、均一なコンタクトホールの形成を可能とする。【解決手段】 多結晶半導体層3を活性層とし、層間絶縁膜6に形成されたコンタクトホール7を介して配線が多結晶半導体層3に接続されている。多結晶半導体層3に接続される配線は、複層配線のうちの2層目以上の上層配線(第2配線8)である。コンタクトホール7に対応する位置に所定の厚さを有する下地パターン10が形成され、この下地パターン10上に多結晶半導体層3の第2配線8との接続部分(ソース領域3a及びドレイン領域3b)が形成されている。【選択図】 図1

請求項（抜粋）：

半導体層を活性層とし、層間絶縁膜に形成されたコンタクトホールを介して配線が前記半導体層に接続されてなる薄膜トランジスタであって、 前記半導体層に接続される配線が複層配線のうちの2層目以上の上層配線であり、 前記コンタクトホールに対応する位置に所定の厚さを有する下地パターンが形成され、この下地パターン上に前記半導体層の前記上層配線との接続部分が形成されていることを特徴とする薄膜トランジスタ。

IPC (4件)：

H01L 29/786 ,  H01L 21/336 ,  H01L 29/41 ,  H01L 29/417

FI (8件)：

H01L29/78 616S ,  H01L29/78 619A ,  H01L29/78 626C ,  H01L29/78 616K ,  H01L29/78 627A ,  H01L29/78 616T ,  H01L29/44 L ,  H01L29/50 M

Fターム (47件)：

4M104AA01 ,  4M104AA08 ,  4M104AA09 ,  4M104AA10 ,  4M104BB01 ,  4M104BB14 ,  4M104BB16 ,  4M104BB18 ,  4M104CC01 ,  4M104DD06 ,  4M104DD16 ,  4M104DD17 ,  4M104FF01 ,  4M104FF04 ,  4M104FF06 ,  4M104FF21 ,  4M104FF26 ,  4M104GG08 ,  4M104HH12 ,  4M104HH15 ,  5F110AA04 ,  5F110AA18 ,  5F110AA26 ,  5F110BB02 ,  5F110CC02 ,  5F110CC10 ,  5F110DD02 ,  5F110DD11 ,  5F110DD21 ,  5F110EE02 ,  5F110GG02 ,  5F110GG13 ,  5F110GG45 ,  5F110HJ13 ,  5F110HL14 ,  5F110HM02 ,  5F110HM15 ,  5F110NN03 ,  5F110NN05 ,  5F110NN23 ,  5F110NN24 ,  5F110NN33 ,  5F110NN35 ,  5F110NN40 ,  5F110PP03 ,  5F110PP31 ,  5F110QQ19

引用特許：

出願人引用 (1件)

• 画像表示装置及びその製造方法
  公報種別：公開公報   出願番号：特願2001-099967   出願人：株式会社東芝