特許
J-GLOBAL ID：200903020266605354
デイスク駆動装置のフオーマツト制御回路
発明者：
出願人/特許権者：
代理人 (1件)：
▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願平3-189314
公開番号（公開出願番号）：特開平5-012809
出願日： 1991年07月03日
公開日（公表日）： 1993年01月22日
要約：
【要約】【目的】 媒体欠陥のある箇所に書込まれ、読出し時に部分的に不一致を生ずるフォーマット同期または中断識別パターンでも、目的とする区切り点を高い確立で再生可能とする同期検出回路を提供する。【構成】 再生情報ブロックをm個のセグメント(ビット数単位)に分割し、一致検出回路20a〜20t及び論理積回路21a〜21eにおいて、セグメント単位で基準パターンとのパターン一致検出を行う。次いで、m個のセグメントのうち、少くともn個(1<n<m)のセグメントにおいて一致検出がなされたことが、検出回路11a〜11j及び論理和回路19で判定されたとき、この比較パターンは基準パターンと同一であるとみなし、同期検出信号を生成する。
請求項（抜粋）：
複数のデータトラックから構成されるディスク媒体に対して選択されたデータトラックの所定領域に所望のデータをビットシリアルに記録形式で書込み読出すためのディスク駆動装置のフォーマット制御回路であって、個別データブロックの記録開始点を識別するための同期コード、前記データブロックが特定トラック位置において中断されることを示す中断識別コード及びこれに続く所定トラック位置において前記データブロックの記録再開点を識別するための再同期化コードを再生する手段と、この再生された各コードのパターンコードビットの総数をm個の所定ビット群(m個のセグメントと称す、mは3以上の整数)に分割し、セグメント毎に基準パターンとこれ等再生パターンの一致を検出して、前記セグメント内で全ビットが一致したことを示すセグメント一致信号を発生するセグメント比較手段と、前記セグメント比較手段からの前記セグメント一致信号の内少なくともn本(1<n<m)が一致を示すとき、前記同期コード、中断識別コード及び再同期化コードの検出信号を生成する手段とを含むことを特徴とするフォーマット制御回路。
IPC (2件)：
G11B 20/12
, G11B 20/10 351
