特許

J-GLOBAL ID：200903020278878410

演算増幅器

発明者： 佐々木 常喜
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 松浦 兼行
公報種別：公開公報
出願番号（国際出願番号）：特願平9-316876
公開番号（公開出願番号）：特開平11-150429
出願日： 1997年11月18日
公開日（公表日）： 1999年06月02日
要約：

【要約】【課題】 従来は、入力段の同相入力範囲をGND側に下げると、位相反転入力トランジスタに流れる電流が低減されるため、位相反転入力トランジスタと位相反転出力トランジスタの平衡を保つことができない。【解決手段】 位相反転入力トランジスタMND4と位相反転出力トランジスタMND5はそれぞれNチャネルノンドープMOSトランジスタで構成するようにしたため、ノードN1における入力段の出力電圧よりも位相反転入力トランジスタMND4のしきい値が十分に低く、よって、位相反転入力トランジスタMND4と位相反転出力トランジスタMND5の平衡を保つことができる。

請求項（抜粋）：

入力信号を差動増幅する入力段と、前記入力段に対してバイアス信号を供給するバイアス回路と、前記入力段の出力信号を位相反転して出力する位相反転出力段と、前記位相反転出力段の出力信号を位相補償して出力する出力段とからなる演算増幅器において、前記位相反転出力段は、定電流源用トランジスタと、前記入力段の出力信号が入力される位相反転入力トランジスタと、前記位相反転入力トランジスタと定電流源用トランジスタにより流れる電流が決定される位相反転出力トランジスタとよりなり、前記定電流源用トランジスタは第1の導電型のMOSトランジスタで構成し、前記位相反転入力トランジスタと位相反転出力トランジスタをそれぞれ第2の導電型のノンドープMOSトランジスタで構成したことを特徴とする演算増幅器。