特許

J-GLOBAL ID：200903020285567781

半導体装置およびその製造方法

発明者： 加藤 樹理 ,  渡邉 幸宗
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 井上 一 ,  布施 行夫 ,  大渕 美千栄
公報種別：公開公報
出願番号（国際出願番号）：特願2003-405822
公開番号（公開出願番号）：特開2005-167068
出願日： 2003年12月04日
公開日（公表日）： 2005年06月23日
要約：

【課題】 耐圧の異なるトランジスタが同一基板に混載された半導体装置であって、信頼性の高い配線層を有する半導体装置およびその製造方法を提供する。【解決手段】 本発明の半導体装置は、絶縁層12と、前記絶縁層12の上方に設けられた半導体層部であって、ゲート絶縁層30が設けられる第1領域10Aと、ソース領域およびドレイン領域46が設けられ、該第1領域10Aと膜厚が異なる第2領域10Bと、を有する第1半導体層部20aと、 前記第1半導体層部20aに設けられた第1トランジスタ100Aと、 前記絶縁層12の上方に設けられ、前記第1半導体層部20aの前記第2領域10Bの半導体層と上面の高さが同一である第2半導体層部20bと、 前記第2半導体層部20bに設けられた第2トランジスタ100Bと、を含む、半導体装置。【選択図】 図1

請求項（抜粋）：

絶縁層と、 前記絶縁層の上方に設けられた半導体層部であって、ゲート絶縁層が設けられる第1領域と、ソース領域およびドレイン領域が設けられ、該第1領域と膜厚が異なる第2領域と、を有する第1半導体層部と、 前記第1半導体層部に設けられた第1トランジスタと、 前記絶縁層の上方に設けられ、前記第1半導体層部の前記第2領域の半導体層と上面の高さが同一である第2半導体層部と、 前記第2半導体層部に設けられた第2トランジスタと、を含む、半導体装置。

IPC (4件)：

H01L29/786 ,  H01L21/8234 ,  H01L27/08 ,  H01L27/088

FI (6件)：

H01L29/78 618D ,  H01L27/08 331E ,  H01L29/78 613Z ,  H01L27/08 102B ,  H01L27/08 102C ,  H01L27/08 102D

Fターム (46件)：

5F048AA05 ,  5F048AC01 ,  5F048AC04 ,  5F048BA16 ,  5F048BA19 ,  5F048BB01 ,  5F048BB05 ,  5F048BB16 ,  5F048BC01 ,  5F048BC06 ,  5F048BC11 ,  5F048BC18 ,  5F048BF07 ,  5F048BF16 ,  5F048BG07 ,  5F048DA23 ,  5F110AA11 ,  5F110AA14 ,  5F110BB03 ,  5F110CC02 ,  5F110DD02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE09 ,  5F110EE32 ,  5F110EE45 ,  5F110FF02 ,  5F110FF23 ,  5F110FF29 ,  5F110GG02 ,  5F110GG12 ,  5F110GG19 ,  5F110GG22 ,  5F110GG44 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HK09 ,  5F110HK34 ,  5F110HM07 ,  5F110HM15 ,  5F110HM17 ,  5F110NN02 ,  5F110NN23 ,  5F110NN65 ,  5F110NN78 ,  5F110QQ11

引用特許：

出願人引用 (1件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平11-327916   出願人：株式会社東芝