特許

J-GLOBAL ID：200903020296562552

絶縁ゲート型半導体装置およびその製造方法

発明者： 柳澤 暁
出願人/特許権者： 株式会社東芝
代理人 (6件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2003-065093
公開番号（公開出願番号）：特開2004-273921
出願日： 2003年03月11日
公開日（公表日）： 2004年09月30日
要約：

【課題】IEGTのゲート近傍にキャリアが蓄積されることによって引き起こされるターンオン時のゲート電圧の振動を防止し、スイッチング速度をゲート電流により制御する。【解決手段】トレンチゲートを有する絶縁ゲート型半導体装置において、トレンチゲートに近接してダミートレンチを形成し、その底部よりボロン等を拡散し、トレンチゲートの最深部を含むようにP+拡散領域112 を形成した。【選択図】 図1

請求項（抜粋）：

第1導電型の第1のベース層と、 前記第1のベース層の一方の表面に形成された第2導電型の第2のベース層と、 前記第2のベース層の表面から前記第1のベース層まで達するように形成された複数のゲートトレンチの内部にそれぞれゲート絶縁膜を介して埋め込まれた複数のトレンチゲート電極と、 前記第2のベース層において前記複数のゲートトレンチ相互間に位置する複数のベース領域のうちで間欠的に選択された所定のベース領域の表面に前記ゲートトレンチに接するように形成された第1導電型のエミッタ層と、 前記第1のベース層の他方の表面上に形成された第2導電型のコレクタ層と、 前記エミッタ層および前記所定のベース領域にそれぞれコンタクトするように形成された第1の主電極と、 前記コレクタ層に電気的に接続された第2の主電極と、 前記複数のベース領域のうちで前記エミッタ層が形成されていないベース領域において、前記エミッタ層に接して形成された前記ゲートトレンチに近接する位置で前記第2のベース層の表面から前記第1のベース層まで達するように形成されたダミートレンチと、 前記ゲートトレンチの前記ダミートレンチ側の側面部および底面に接するように形成された第2導電型の拡散領域 とを具備することを特徴とする絶縁ゲート型半導体装置。

IPC (2件)：

H01L29/78 ,  H01L21/336

FI (5件)：

H01L29/78 655A ,  H01L29/78 652C ,  H01L29/78 653A ,  H01L29/78 654Z ,  H01L29/78 658A