特許

J-GLOBAL ID：200903020299480484

半導体装置及びその製造方法

発明者： 谷川 哲郎 ,  渡辺 博文 ,  一色 海平 ,  進藤 泰之
出願人/特許権者： 株式会社リコー
代理人 (1件)： 野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願平6-292314
公開番号（公開出願番号）：特開平8-130309
出願日： 1994年10月31日
公開日（公表日）： 1996年05月21日
要約：

【要約】【目的】 ソース領域及びドレイン領域の接合容量を増大させることなく、コンタクト抵抗を低減させる。【構成】 NチャネルMOSトランジスタを形成した後、層間絶縁膜17を形成し、ソース・ドレイン領域内にコンタクトホール21を開口する。このとき、拡散層15の接合より上の範囲で拡散層15の表面をオーバーエッチングする。コンタクトホール側から全面にリン又は砒素をイオン注入してコンタクトホール21を通してコンタクトホール21の下方にN型層20を形成する。その後、既知の技術により電極配線18を形成する。

請求項（抜粋）：

半導体基板のソース領域上及びドレイン領域上にそれぞれコンタクトホールが設けられ、それぞれのコンタクトホールを介して電極配線がソース領域及びドレイン領域と接続されているMOS型半導体装置において、コンタクトホール底面がソース・ドレイン拡散領域表面と同一高さの平面を含まず、かつソース領域及びドレイン領域以外の領域を含んでいることを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 ,  H01L 21/265 ,  H01L 21/28

FI (3件)：

H01L 29/78 301 X ,  H01L 21/265 R ,  H01L 29/78 301 S

引用特許：

審査官引用 (3件)

• 特開平3-022528
  
• 特開平1-128568
  
• 特開昭58-186968