特許
J-GLOBAL ID：200903020348615331
ハードウエア記述言語のコンパイル方法
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平3-304460
公開番号（公開出願番号）：特開平5-143680
出願日： 1991年11月20日
公開日（公表日）： 1993年06月11日
要約：
【要約】【目的】本発明は、論理動作レベルのハードウエア記述言語をゲート論理にコンパイルする際のコンパイル時間を削減することにある。【構成】動作レベル記述ファイル1から、各階層・各レジスタ毎に、レジスタ周辺論理とレジスタへのインタフェース信号をゲートレベルで作成する(4と5)。書き込み制御論理とデータセレクト論理を作成し(41)、レジスタを宣言した階層ならば、ラッチを割当て上記論理と接続し(43)、それ以外は、上記論理からの出力を階層間インタフェース信号固有の信号名をもつ上位階層へのインタフェース信号とする(44)。この階層での書き込み箇所と下位階層とのインタフェース枠からの、書き込み許可信号と入力データ信号を作成する。【効果】修正の生じた階層だけの再コンパイルだけですむため、コンパイル時間が削減できる。
請求項（抜粋）：
階層を保持し、任意階層で宣言可能で宣言階層内で有効範囲をもち、さらに有効範囲を下位階層に拡張することのできる大域的なレジスタを構成要素とする論理動作レベルのハードウエア記述言語の該レジスタへの書き込み制御のコンパイル方法であって、該言語によるモデルを格納する動作レベル記述ファイル1を入力として、各階層のレジスタ周辺論理については、各レジスタのレジスタ書き込み箇所固有の書き込み許可信号名と入力データ信号名をもつ信号を入力として書き込み制御論理とデータセレクト論理を各階層独立にゲートで作成し、レジスタが宣言された階層ならば、さらにラッチを割当て、前記書き込み制御論理とデータセレクト論理およびラッチで所望のレジスタ書き込み制御が得られるゲート論理を作成し、ラッチの出力ピンをレジスタ名をもつ信号と接続し、レジスタが宣言された階層より下位階層ならば、前記書き込み制御論理とデータセレクト論理の出力を上位階層のレジスタへのインタフェース信号として階層間インタフェース信号固有の信号名を命名し、各階層のレジスタへのインタフェース信号については、レジスタへの各書き込み箇所では書き込み許可信号と入力データ信号を作成し、レジスタの有効範囲を拡張した下位階層を表現するモジュール記述では、下位階層からのインタフェース枠を作成し、階層間インタフェース信号固有の信号名をもつ2本の信号を下位階層からのインタフェース信号としてこの階層での書き込み許可信号と入力データ信号と接続し、前記、書込み制御信号と入力データ信号にレジスタ書き込み箇所固有の信号名を命名し、上記全てのゲート論理を各階層ごとにゲートレベル記述ファイルへ出力する論理動作レベルのハードウエア記述言語のコンパイル方法。
IPC (2件)：
G06F 15/60 360
, G06F 9/45
