特許
J-GLOBAL ID：200903020352418818
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平8-101942
公開番号（公開出願番号）：特開平9-270700
出願日： 1996年04月01日
公開日（公表日）： 1997年10月14日
要約：
【要約】【課題】 特にチップ間信号伝達に供されるGTL入力回路の動作を高速化し、これを含む論理集積回路装置等の高速化を図る。【解決手段】 少なくともその一方のゲートにGTLレベルの入力信号Vinを受ける差動MOSFETP3及びP4と、これらの差動MOSFETに動作電流を供給するMOSFETP1と、インバータV1からなりその論理スレッシホルド電圧をもって差動MOSFETのドレインつまり内部ノードn1における電位の論理レベルを判定するレベル判定回路とを含むGTL入力回路に、例えばそのゲートにレベル判定回路であるインバータV1の出力信号の遅延回路DL1による反転遅延信号を受けるMOSFETP2を上記MOSFETP1と並列形態に設け、レベル判定回路つまりインバータV1のレベル判定結果に従ってこれを選択的にオン状態とする。これにより、差動MOSFETのドレイン電圧の直流レベルを選択的に高く又は低くして、内部ノードn1のロウレベル又はハイレベルを選択的にインバータV1の論理スレッシホルド電圧に近づける。
請求項（抜粋）：
少なくともその一方のゲートに入力信号を受ける差動MOSFETと、上記差動MOSFETに動作電流を供給する第1のMOSFETと、所定の論理スレッシホルド電圧をもって上記差動MOSFETのドレイン電圧の論理レベルを判定するレベル判定回路と、上記レベル判定回路によりロウレベルが判定されたとき上記差動MOSFETのドレイン電圧の直流レベルを所定値だけ高くし、ハイレベルが判定されたとき所定値だけ低くするレベル制御手段とを含む入力回路を具備することを特徴とする半導体装置。
IPC (3件)：
H03K 19/0185
, H03K 19/0175
, H03K 19/0948
H03K 19/00 101 D
, H03K 19/00 101 F
, H03K 19/094 B
