特許

J-GLOBAL ID：200903020356444260

メモリ装置

発明者： 秋葉 透
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 鷲田 公一
公報種別：公開公報
出願番号（国際出願番号）：特願2002-025399
公開番号（公開出願番号）：特開2003-228517
出願日： 2002年02月01日
公開日（公表日）： 2003年08月15日
要約：

【要約】【課題】 連続する番地又は所定数おきの番地にデータの読出又は書込を行うことができるメモリ装置を提供すること。【解決手段】 本発明のメモリ装置は、複数のワードのデータを並列に書込又は読出が可能であるメモリ装置において、前記複数のワードの数を超える素数個のプレイン101-1〜101-5と、プレイン101-1〜101-5のアドレスを制御するアドレス制御部102とを具備している。アドレス制御部102が、アドレスの先頭番地を指定し、かつ、前記先頭番地から連続する番地又は所定数おきの番地を指定する。

請求項（抜粋）：

複数のワードのデータを並列に書込又は読出が可能であるメモリ装置において、前記複数のワードの数を超える素数個のプレインと、前記プレインのアドレスを制御するアドレス制御手段と、を具備し、前記アドレス制御手段は、前記プレインのアドレスの先頭番地を指定し、かつ、前記先頭番地から連続する番地又は所定数おきの番地を指定することを特徴とするメモリ装置。

IPC (3件)：

G06F 12/06 540 ,  G06F 12/06 521 ,  G11C 7/00 311

FI (4件)：

G06F 12/06 540 C ,  G06F 12/06 521 E ,  G06F 12/06 540 G ,  G11C 7/00 311 Z

Fターム (3件)：

5B060DA01 ,  5B060HA05 ,  5B060HA08