特許
J-GLOBAL ID：200903020374551694
クロック供給回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平4-124566
公開番号（公開出願番号）：特開平5-326866
出願日： 1992年05月18日
公開日（公表日）： 1993年12月10日
要約：
【要約】【目的】 半導体集積回路チップ内のクロック供給回路における消費電力を低減する。【構成】 例えば、プリ・ドライバ11およびメイン・ドライバ12を小振幅用とし、電源電圧より小さい振幅でアルミニウム配線4,5にクロックを供給する。ロジック・ゲート等の内部回路6には、レベル変換回路13によりCMOSレベルまで増幅した信号を与える。
請求項（抜粋）：
同一半導体基板上に形成された半導体集積回路の各部にクロックを供給するクロック供給回路において、供給するクロックの振幅を、上記半導体集積回路内部の信号の振幅より小さく設定したことを特徴とするクロック供給回路。
IPC (3件)：
H01L 27/092
, H03K 5/02
, H03K 19/096
