特許
J-GLOBAL ID：200903020380226940
半導体保護装置
発明者：
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外8名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-130514
公開番号（公開出願番号）：特開平7-335832
出願日： 1994年06月13日
公開日（公表日）： 1995年12月22日
要約：
【要約】【目的】 本発明は、入力保護抵抗となる第1導電型領域端部へのサージ電流集中を抑えてサージによる破壊を防止することを目的とする。【構成】 入力保護抵抗となる第1導電型領域5の一端側と第1の第1導電型アイソレーション領域4の間における第2導電型領域3に、第2導電型埋込領域11により第1導電型基板1と接合分離された第2の第1導電型アイソレーション領域10又はトレンチ型絶縁物領域の何れかを設けたことを特徴とする。
請求項（抜粋）：
第1導電型基板の主面上に第2導電型領域を第1の第1導電型アイソレーション領域で周囲と接合分離して形成し、前記第2導電型領域の主面に入力保護抵抗となる第1導電型領域を形成し、該第1導電型領域の一端側を入力端子又は出力端子の何れかに接続するとともに他端側を保護ダイオード又は被保護内部回路の少なくとも何れかに接続し、前記第1導電型アイソレーション領域を低電位端子又は電源端子の何れかに接続してなる半導体保護装置において、前記第1導電型領域の一端側と前記第1の第1導電型アイソレーション領域の間における前記第2導電型領域に、第2導電型埋込領域により前記第1導電型基板と接合分離された第2の第1導電型アイソレーション領域又はトレンチ型絶縁物領域の何れかを設けてなることを特徴とする半導体保護装置。
IPC (2件)：
前のページに戻る
