特許
J-GLOBAL ID：200903020382338258
アレイ基板
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-350196
公開番号（公開出願番号）：特開平7-199220
出願日： 1993年12月28日
公開日（公表日）： 1995年08月04日
要約：
【要約】【目的】 細い配線ピッチにおいてもアドレスやデータ等の配線の断線検査を可能にするアクティブマトリックスアレイを提供すること。【構成】 複数のアドレス配線A1〜A4及び複数のデータ配線D1〜D4の各交差点毎にTFTからなるスイッチング素子T11〜T44が形成されたアクティブマトリックスアレイにおいて、アドレス配線A1〜A4のそれぞれの右端に、2端子のうちの一方の端子を接続した容量素子C1〜C4をそれぞれ形成し、かつこれらの容量素子C1〜C4の他方の端子を共通検出配線TLに共通接続し、アドレス配線A1〜A4の左端に順次電圧を印加すると共に、共通検出配線TLに表われる信号を検出して、アドレス配線A1〜A4の断線の有無を検出することを特徴とする。
請求項（抜粋）：
複数の配線が平行して形成されたアレイ基板であって、前記配線に2端子のうちの一方の端子を接続した容量素子をそれぞれ形成し、且つこれらの容量素子の他方の端子を複数端子共通に接続してなることを特徴とするアレイ基板。
IPC (6件)：
G02F 1/136 500
, G01R 31/00
, G02F 1/1333 500
, G02F 1/1343
, H01L 29/40
, H01L 29/786
