特許
J-GLOBAL ID：200903020384567742
ホットキャリア劣化推定方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-301654
公開番号（公開出願番号）：特開平10-228497
出願日： 1997年11月04日
公開日（公表日）： 1998年08月25日
要約：
【要約】【課題】 ホットキャリアの影響によるLSIの信頼性の劣化を、その実際の動作に即して推定するホットキャリア劣化推定方法を提供する。【解決手段】 遅延計算ステップS10で、対象とするLSIの各セルの遅延18、入力波形傾き13および出力負荷容量14を、回路情報11と遅延パラメータを格納した遅延ライブラリ12とを基に計算する。遅延劣化ライブラリ生成ステップS20で、LSIが所定期間動作した後の遅延パラメータを格納した遅延劣化ライブラリ19を、ホットキャリアの影響によるセルの遅延の変化をセル動作回数に伴う遅延パラメータの変化によって表した遅延劣化パラメータ16と遅延ライブラリ12とを基に、各セルの推定動作回数15、入力波形傾き13および出力負荷容量14を用いて生成する。ステップS10,S20は繰り返し回数17だけ繰り返され、最後のステップS10で計算した遅延18は、前記所定期間と繰り返し回数17との積に相当する期間動作した前記LSIにおける遅延となる。
請求項（抜粋）：
セルレベルで設計されたLSIをタイミング検証する際に、ホットキャリアの影響による信頼性の劣化を推定するホットキャリア劣化推定方法であって、対象とするLSIについての各セルの特性情報、セルおよびセル間配線の接続情報、並びにセル間配線の抵抗値および容量値などの特性情報を含む回路情報と、セルの遅延を計算するための遅延パラメータを格納した遅延ライブラリとを基にして、前記LSIの各セルについて、遅延、入力端子における信号波形傾き、および出力端子に接続された負荷容量を計算する遅延計算ステップと、ホットキャリアの影響によるセルの遅延の変化を、セル動作回数に伴う遅延パラメータの変化によって表した遅延劣化パラメータと、前記遅延ライブラリとを基に、前記LSIが所定期間動作したときの各セルの推定動作回数と、前記遅延計算ステップにおいて計算した各セルの入力波形傾きおよび出力負荷容量とを用いて、前記LSIが前記所定期間動作した後の各セルの遅延パラメータを求め、この遅延パラメータを格納した遅延劣化ライブラリを生成する遅延劣化ライブラリ生成ステップとを備え、前記遅延計算ステップおよび遅延劣化ライブラリ生成ステップを所定回数繰り返し実行し、繰り返しの2回目以降では、前回実行した遅延劣化ライブラリ生成ステップにおいて生成した遅延劣化ライブラリを遅延ライブラリの代わりに用いて、前記遅延計算ステップおよび遅延劣化ライブラリ生成ステップを実行するものであり、最後に実行した遅延計算ステップにおいて計算した各セルの遅延を基にして、前記LSIの、ホットキャリアの影響による信頼性の劣化を推定することを特徴とするホットキャリア劣化推定方法。
IPC (2件)：
FI (5件)：
G06F 15/60 668 A
, G06F 15/60 666 S
, H01L 21/82 C
, H01L 21/82 T
, H01L 21/82 W
