プロセッサエレメント回路、並列計算システムおよびバスブリッジ方法

発明者： , , , , ,
出願人/特許権者： ,
代理人 (1件)：佐藤正美
公報種別：公開公報
出願番号（国際出願番号）：特願平11-106099
公開番号（公開出願番号）：特開2000-298654
出願日： 1999年04月14日
公開日（公表日）： 2000年10月24日
要約：

【要約】【課題】並列計算システムとして専用システムを構築する場合に、そのプロセッサエレメント、およびバスブリッジ回路の設計工数を減少させる。【解決手段】 CPU21と、内部メモリ23と、演算器22と、ローカルメモリと接続するためのインタフェース手段24と、外部バスインタフェース手段28とからなるプロセッサエレメントに、周辺回路コントローラ25と、命令選択手段26とを設けるとともに、演算処理モードと、ブリッジモードとのいずれで動作させるかを選択するモード選択手段を設ける。モード選択手段により、プロセッサエレメントとして動作させるときには、インタフェース手段24には、ローカルメモリを接続し、バスブリッジ回路として動作させるときには、インタフェース手段24には、その立ち上げ動作に必要なプログラムが記憶されるROMを接続する。さらに、バスブリッジ回路として動作させるときには、周辺回路コントローラ25には、接続対象となるバスインタフェース用として必要な回路を接続する。

請求項（抜粋）：

演算を並列に行う機能を備えると共に、複数個のバスを備え、この複数個のバス間のブリッジを行うためのブリッジ回路を備える並列計算システムにおいて用いられるプロセッサエレメント回路であって、データを格納するための内部メモリと、内部に第1のレジスタを備え、前記内部メモリまたは前記第1のレジスタから読み出したデータに対して演算を施し、その演算結果を前記内部メモリまたは前記第1のレジスタに格納する演算器と、プロセッサエレメント回路を、演算処理モードと、ブリッジモードとのいずれで動作させるかを選択するモード選択手段と、前記モード選択手段によって前記演算処理モードが選択されたときは、プロセッサエレメント回路と外部メモリとの間で、前記モード選択手段によって前記ブリッジモードが選択されたときは、プロセッサエレメント回路と周辺回路との間で、それぞれデータの入出力を行うインタフェース手段と、前記モード選択手段によって前記演算処理モードが選択されているときには、起動時に待機状態となり、その後の起動操作により動作状態となり、前記モード選択手段によって前記ブリッジモードが選択されているときには、起動時にブート状態となり、その後の遷移操作により動作状態となり、さらに、内部にデータを格納するための第2のレジスタを備え、命令列に従って動作することにより、少なくとも前記演算器を制御する機能と、前記モード選択手段による選択結果に応じて、前記外部メモリまたは前記周辺回路と前記第2のレジスタまたは前記第1のレジスタとの間でデータを入出力する機能とを有するプロセッサ手段と、前記ブート状態のときに特定の命令列を前記プロセッサ手段に供給し、特定の命令列によってROMから読み出された命令列を前記内部メモリに格納し、特定の命令列の供給終了後前記プロセッサ手段に対して前記遷移操作を行い、前記プロセッサ手段が前記動作状態のときは前記内部メモリから命令列を読み出して前記プロセッサ手段に供給する命令選択手段と、外部バスから入力されたデータを前記内部メモリまたは前記外部メモリに格納し、前記内部メモリまたは前記外部メモリに格納されているデータを読み出して前記外部バスに出力し、前記外部バスからの入力に応じて前記プロセッサ手段に対して前記起動操作を行う外部バスインタフェース手段と、を備えることを特徴とするプロセッサエレメント回路。

IPC (3件)：

G06F 15/173 , G06F 13/36 320 , G06F 17/10

FI (4件)：

G06F 15/173 A , G06F 15/173 H , G06F 13/36 320 A , G06F 15/31 Z

Fターム (17件)：

5B045AA07 , 5B045BB11 , 5B045BB12 , 5B045BB14 , 5B045BB42 , 5B045FF02 , 5B045FF06 , 5B045GG11 , 5B045HH01 , 5B045KK04 , 5B056BB00 , 5B056BB31 , 5B056FF15 , 5B061FF01 , 5B061FF02 , 5B061GG01 , 5B061GG13

前のページに戻る