特許
J-GLOBAL ID：200903020388429654
トラップ機能を有するプロセッサ装置
発明者：
出願人/特許権者：
代理人 (1件)：
渡辺 正康 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-008778
公開番号（公開出願番号）：特開平8-202584
出願日： 1995年01月24日
公開日（公表日）： 1996年08月09日
要約：
【要約】【目的】 トラップ命令用に特別な退避領域メモリを用いるのではなく、通常処理状態の分岐命令と同様に取り扱えるトラップ機能を有するプロセッサ装置を提供すること。【構成】 プロセッサ命令格納メモリ40に記憶される命令をプロセッサが解読し実行するプロセッサ装置において、当該命令のビット列に命令トラップを判別するビットを設け、当該プロセッサに、当該命令トラップビットの有効/無効を判断するトラップビット判定部10と、当該命令トラップビットが有効であるときは例外処理アドレスを出力する例外処理用アドレス出力部20とを設け、当該プロセッサは、当該命令トラップビットが有効であるときは当該命令処理アドレスにジャンプすることを特徴としている。
請求項（抜粋）：
プロセッサ命令格納メモリ(40)に記憶される命令をプロセッサが解読し実行するプロセッサ装置において、当該命令のビット列に命令トラップを判別するビットを設け、当該プロセッサに、当該命令トラップビットの有効/無効を判断するトラップビット判定部(10)と、当該命令トラップビットが有効であるときは例外処理アドレスを出力する例外処理用アドレス出力部(20)とを設け、当該プロセッサは、当該命令トラップビットが有効であるときは当該命令処理アドレスにジャンプすることを特徴とするプロセッサ装置。
引用特許：
前のページに戻る
