画素配列表示装置

発明者：
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-272510
公開番号（公開出願番号）：特開平7-129125
出願日： 1993年10月29日
公開日（公表日）： 1995年05月19日
要約：

【要約】【目的】サンプリングパルス信号の遅延に起因する輝度差の発生およびコントラストの低下を抑制する。【構成】メモリ6からD/A変換回路71,72のそれぞれにディジタルR,G,B信号が供給される。D/A変換回路71は、クロック信号CLK10に応答してディジタルR,G,B信号をD/A変換し、液晶パネル3の奇数次配列画素用の第1のアナログR,G,B信号R10,G10,B10を第1および第2の水平ドライバ11,12に供給する。D/A変換回路72は、クロック信号CLK20に応答して、ディジタルR,G,B信号をD/A変換し、液晶パネル3の偶数次配列画素用の第2のアナログR,G,B信号R20,G20,B20を第3および第4の水平ドライバ13,14に供給する。これにより、第1および第2のアナログR,G,B信号は、直流電圧波形または矩形波に近い波形として各水平ドライバに供給される。

請求項（抜粋）：

画素をマトリックス状に配列した表示手段と、前記表示手段の所定方向の奇数次配列画素に対応して設けられ、その奇数次配列画素に関する部分を駆動する第1の駆動手段と、前記表示手段の前記所定方向の偶数次配列画素に対応して設けられ、その偶数次配列画素に関する部分を駆動する第2の駆動手段と、ディジタル映像信号を受け、所定周期の第1のタイミングに基づいて前記ディジタル映像信号を前記奇数次配列画素に対応する第1のアナログ映像信号に変換する第1の信号変換手段と、前記ディジタル映像信号を受け、前記第1のタイミングと交互である前記所定周期の第2のタイミングに基づいて前記ディジタル映像信号を前記偶数次配列画素に対応する第2のアナログ映像信号に変換する第2の信号変換手段とを備え、前記第1の駆動手段は、前記奇数次配列画素のそれぞれに対応して前記第1のアナログ映像信号をサンプリングするための第1のサンプリングパルス信号を発生させる第1のパルス発生手段と、前記第1のサンプリングパルス信号に応答して、前記第1のアナログ映像信号のサンプルホールドを前記奇数次配列画素のそれぞれに対応して行ない、そのホールド値を前記表示手段に供給する第1のサンプルホールド手段とを含み、前記第2の駆動手段は、前記偶数次配列画素のそれぞれに対応して前記第2のアナログ映像信号をサンプリングするための第2のサンプリングパルス信号を発生させる第2のパルス発生手段と、前記第2のサンプリングパルス信号に応答して、前記第2のアナログ映像信号のサンプルホールドを前記偶数次配列画素のそれぞれに対応して行ない、そのホールド値を前記表示手段に供給する第2のサンプルホールド手段とを含む、画素配列表示装置。

IPC (4件)：

G09G 3/36 , G02F 1/133 575 , G09G 3/20 , H04N 5/66 102

引用特許：

審査官引用 (1件)

液晶表示装置
公報種別：公開公報出願番号：特願平4-004167 出願人：株式会社東芝, 東芝エー・ブイ・イー株式会社

前のページに戻る